数字集成电路低功耗物理实现技术与UPF(4)

TSMC 90LP Biased

Well BUFFD1BWP 0.214 345.83% 0.00272 -89.77%

可以看出，90nm工艺下的静态功耗，已经是0.18um工艺下功耗的 3.5倍左右了。根据3.1.1可知，利用0.18um设计出来的，约40万门的电路，静态功耗，大约是200uA （360uW，0.18um工艺按 1.8V供电电压计算）。如果同样规模的电路，放在90nm工艺下，则可能达到1.26mW左右，即1.05mA左右的静态功耗（90nm工艺按1.2V供电电压计算）。

既然，静态功耗这么大，那么在静止时，怎样才能将这些功耗减小呢？一个非常彻底的方法就是将静止状态电路的电源关断。

为了关断电源，就需要在电源网络和电路之间建立一个电源控制电路，他们被称为电源开关单元（Power Switching Cell），在需要关断时，控制Power Switching Cell将电路的供电关闭，否则打开，提供电源。

由于电源关断后的电路，其输出信号就没有电路驱动，对于其驱动的电路来说，就会出现输入浮空的状态。为了解决这个问题，就需要在关闭电源的电路输出端添加一个额外的保持电路，当其电源关闭后保持输出，而电源打开时，保持电路则表现的像一个Buffer，输出等于输入即可。同时，如果被关闭电源地电路输入固定电压，也可能产生对地的电流，就需要一个特别的单元对该部分电流进行保护。这样的单元被称为隔离单元（Isolation Cell）。一般来说Isolation Cell的输出部分有较大的电容负载，也就是说Isolation Cell的延时将会比较大，对时序有一定的影响，是需要注意的。

当然，对于寄存器来说，如果断电，则原有的数据就无法保存，重新打开电源后，就一定会出现原有数据丢失的情况。因此可以为一些必须保持数据的寄存器建立一个备份设备，电源关闭前，将寄存器的数值保存到备份设备上，电源打开后从备份设备上将数据重新写入寄存器中。这种备份设备叫做保存寄存器单元（Retention Register Cells）。

对于Power Switching Cell、Isolation Cell以及Retention Register Cell，他们在上电之后是不能关闭的，因此使用的电源也和正常功能不同，这些单元被成为常开逻辑单元（Always-On Logic Cells）

下面就各种不同的Cell，描述其原理、库中保存的信息、以及实现流程。

3.2.1.1. Power Switching Cells

原理上说，Power Switching Cell结构如下图所示：

图 3-2 Power Switching Cell电路结构示意图

从图中可以看到，Power Switching Cell的设计原理非常简单，VDD的控制（被称为Header Switch），利用一个P-MOSFET来控制，当TURN_OFF信号为高时表示电路关闭，P-MOSFET关闭，GA TED_VDD就不供电了，而TURN_OFF信号为低时表示电路打开，P-MOSFET打开，GA TED_VDD等于VDD_SUPPL Y。同理，利用一个N-MOSFET来控制VSS电源是否供电，被称为Footer Switch。

一般来说，只需要使用Header Switch或者Footer Switch就可以实现电路关断，其中Header Switch结构漏电较小，而Footer Switch结构控制效率高，且面积较小。

虽然原理非常容易理解，但电路设计起来非常复杂，需要考虑控制单元对电路供电的能

4 / 26

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字集成电路低功耗物理实现技术与UPF(4)在线全文阅读。