数字集成电路低功耗物理实现技术与UPF(3)

3 / 26 在Liberty 格式文件中，某个Cell ，需要有clock_gating_integrated_cell ，才能让EDA 工具认识到，该Cell 是一种ICG 。不同的clock_gating_integrated_cell 的设置，需要在DC 设置set_clock_gating_style 时做相应的设置，才可能被使用到，下面列举一些常用的设置： 同时，在ICG 的不同Pin 上，必须有以下属性，来告诉DC 该Pin 在ICG 的使用中是什么功能（这里只列举常用的信息）： clock_gate_enable_pin 该pin 是时钟使能控制信号

clock_gate_out_pin 该pin 是时钟输出信号

clock_gate_clock_pin 该pin 是时钟输入信号

clock_gate_test_pin 该pin 是scan_enable 或test_mode 信号

3.1.3 使用低电压的库进行设计

由于动态功耗中，驱动电压对功耗的影响也相当大，因此，如果能有一套电压只有1V 的标准单元库，进行设计，仍然可以达到降低动态功耗的目的。但电压的降低，势必引起元件延时的增加，且由于0.18um 工艺下，阈值电压一般在0.4V 左右，驱动电压的稳定性需求也相当大，否则，可能会导致致命性的错误。

法国的Dolphin 公司是一家致力于低功耗设计的IP 提供商，在TSMC 、SMIC 等Foundry 的0.18um 工艺下都提供了1V 的逻辑单元库。下面列出Dolphin 在SMIC 0.18um 工艺下设计的一套1V 逻辑单元库，和SMIC 0.18um 工艺Metro 标准单元库进行比较。比较中Metro 标准单元库使用1个门的BUFX2M ，而Dolphin 使用最小的Buffer ni01d1进行比较。 area (um*um) Average leakage(nW) Rise delay (0.04pf,ns) Typical Rise

Energy

(0.04pf,pJ)

SMIC18

METRO BUFX2M 8.7808 0.048 0.182256 0.0266

Dolphin 1V

for

SMIC 0.18um ni01d1 10.3488 0.01 0.6 0.005

由比较中可以看出，当电压下降到1V 后，Rise Energy 下降了80％以上，除了由于电压下降引起的功耗降低外，Dolphin 应该在电路结构等方面也做了处理，因此不但动态功耗减少了，而且静态功耗也减少了很多。但延时却大了很多，因此如果设计需要翻转的频率不高时，可以考虑利用低功耗的库进行设计，达到降低功耗的目的。如果速度要求很高，这个方法是不可行的。

3.2 90nm 及以下工艺

从3.1.3可以知道，降低驱动电压，可以减少动态功耗，但由于电压降低，驱动能力也同时被减弱，因此元件延时较大。为了解决这个问题，工艺尺寸开始减小，以便在减小驱动电压的情况下，增加宽长比（aspect ratio ），以达到提高驱动电流的目的，保持元件延时。 同时进入更低尺寸的工艺，氧化层厚度也随之减小，以便减少阈值电压，进一步提高速度。但因为氧化层厚度在减小，漏电电流也变大了。在90nm 及以下工艺中，漏电电流开始被设计人员关注。

下面对在90nm 工艺下进行低功耗设计及实现的一些手段结合常用EDA 工具进行描述。

3.2.1 切断未使能电路的电源减小不必要的静态功耗

针对SMIC 0.18um 工艺Metro 标准单元库以及TSMC 90nmLP 工艺高密度标准单元库（dbtcbn90lphdbwptc ）进行比较，以一个门的Buffer 来举例：

Average leakage(nW) Incremental Typical Rise

Energe

(0.04pf,pJ) Incremental SMIC18 METRO BUFX2M 0.048 - 0.0266 -

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字集成电路低功耗物理实现技术与UPF(3)在线全文阅读。