3)OE(输入):输出允许信号,低电平有效,有效时,正常输出;无效时, U?12345678911DDDDDDDDIIIIIIII01234567DDDDDDDDOOOOOOOO012345671111111198765432入;下降沿时,输出锁存,与输入无关。 5)另外两个引脚,引脚10接地,引脚20接高电平。 OESTB8282 输出高祖。 4)STB(输入):选通信号,与8088的ALE相连,高电平时,输出等于输 图2 8282引脚图 238282真值表 OE 1 0 0 3. 8286简介 STB X 1 下降沿 输出 高阻 输出=输入 锁存 U?12345678911A0A1A2A3A4A5A6A7OET8286B0B1B2B3B4B5B6B71918171615141312 图3 8282引脚图 8286双向数据收发器,共20条引脚。 1) A7~A0(双向)、B7~B0(双向):A7~A0用于输入,B7~B0用于输出。也可以反方向传送,即B7~B0用于输入,A7~A0用于输出。 2)OE(输入):输出允许引脚。 3)T(输入):发送引脚,用于控制数 6 据的流向。 2脚20接高电平。 3 4)另外两个引脚,引脚10接地,引8286的OE和T信号的控制作用 OE 0 0 1 4. 8284A简介 U?1314115F/CEFICSYNCASYNCREADYCLKPCLKOSCRESETX1X2RDY1RDY2AEN1AEN246375821210T 1 0 X 传送方向 A→B(正向) A←B(反向) 高阻 8284A时钟发生器,共18条引脚。实际上,8284A不只是时钟电路,它除了提供品路恒定的时钟信号外,还具有复位信号发生电路和准备好信号控制电路。复位信号发生电路产生系统复位信号RESET,准备好信号控制电路用于对存储器或I/O接口产生的准备 171611RES8284好信号READY进行同步。 图4 8284引脚图 1)F/C(输入):时钟源选择输入端,若F/C接低电平,则系统时钟CLK由晶体震荡器产生;若F/C接高电平,则CLK由外来时钟产生。 2)EFI(输入):外来时钟输入端,当F/C接高电平,则由EFI端输入外来时钟。输入时钟信号的频率为系统时钟CLK的3倍。 3)CSYNC(输入):同步输入信号,用来使多个8284同步,以提供同步的CLK信号。CSYNC为高电平时,内部计数器复位;CSYNC为低电平时,才允许内部计数器计数。 4)ASYNC(输入):READY同步选择输入端,ASYNC信号决定READY的同步方式。当ASYNC为低电平时,提供两级READY同步;若ASYNC为高电平时,提供一级READY同步。 5)X1、X2(输入):晶振输入端。 7 6)RES(输入):复位输入端,低电平有效。用于产生8088的RESET信号,
因为8284A内部具有斯密特整形电路,所以RES可以是缓慢变化的脉冲信号,它经8284A内部电路整形而获得较陡的复位信号RESET。
7)READY(输出):准备好信号,与8088的READY相连。
8)CLK(输出):提供给整个计算机系统的时钟信号,所以称为系统时钟。
CLK的频率是晶体管震荡器频率或EFI端输入频率的1/3,占空比33%。
9)PCLK(输出):为外设提供的输出时钟信号,频率是CLK的1/2,占空比
50%。
10)OSC(输出):晶振输出端,输出频率为晶振频率,TTC电平。 11)RESET(输出):提供给8088及整个系统的复位信号,高电平有效,其
宽度有RES决定。
12)RDY1、RDY2(输入):高电平有效,可由系统总线的设备产生,有效时
表示数据已收到或数据可以使用。 2345 13)AEN1、AEN2(输入):对应RDY1、RDY2的允许控制信号,低电平有效。当AEN1为低电平时,RDY1起作用;当AEN2为低电平时,RDY2起作用。在单CPU系统中AEN应接低电平,多系统中,用这两个信号。 1.2 微处理器8088最小系统 IO/MU4STBOEA712A613A514A415A316A217A118A019DO7DO6DO5DO4DO3DO2DO1DO08282U5TOED712D613D514D415D316D217D118D019D0~D7B7B6B5B4B3B2B1B08286R1 510ΩA7A6A5A4A3A2A1A011987654321AD7'AD6'AD5'AD4'AD3'AD2'AD1'AD0'DI7DI6DI5DI4DI3DI2DI1DI011987654321AD7'AD6'AD5'AD4'AD3'AD2'AD1'AD0'AD0'16AD1'15AD2'14AD3'13AD4'12AD5'11AD6'10AD7'9U1AD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0/DENS1DT/RS2IO/MALEQS0INAQS1CLKRESET8765432393837363526272825241921A8'A9'A10'A11'A12'A13'A14'A15'A16'A17'A18'A19'A8'1A9'2A10'3A114A125A136A14'7A15'8911U2DI0DI1DI2DI3DI4DI5DI6DI7OESTB8282U3A16'1A17'2A18'3A19'45678911DI0DI1DI2DI3DI4DI5DI6DI7OESTB8282READYCLKPCLKOSCRESETX1X2RDY1RDY2AEN1AEN24637READY5821210DO0DO1DO2DO3DO4DO5DO6DO71918171615141312A16A17A18A19DO0DO1DO2DO3DO4DO5DO6DO71918171615141312A8A9A10A11A12A13A14A15NMIINTR1718NMIINTRRDWRHOLDHLDAVCCSS0TEST3229313033342322RDWR/LOCHOLDHLDAMN/MXSSOTESTREADY8088U6A0~A191314115F/CEFICSYNCASYNCINARESET17Y1CRYSTAL16R2 510Ω11D1+5VR3RES2RESS18284SW-PBC1CAP 8 TitleSizeNumber3 图5 8088最小系统 8088最小系统的设计:利用3片地址锁存器8282形成20条地址总线,利用1片双向数据收发器8286形成8条数据总线,利用时钟发生器8284提供频率恒定的时钟信号,同时还具有复位信号发生器和准备好信号电路。 第2章 存储器(ROM和RAM)电路 2.1 芯片简介 1. 74LS138简介 U?123645ABCG1G2AG2BDM74LS138Y0Y1Y2Y3Y4Y5Y6Y715141312111097号引脚E3接高电平,E2、E1接地时,允许译码输出,芯片才有效工作,否则输出全为高电平。 2)A、B、C(输入):3位输入端。 图6 74LS138引脚图 74LS138为3 线-8 线译码器,共14条引脚。 1)E1、E2、E3(输入):片选信 3)Y0~Y7(输出):在允许译码的前提下,这8根选择线中,仅与输入代码对应的选择线为低电平有效,其他选择线为高电平。 74LS138逻辑关系表 E3 E2 E1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 2. 2764简介 9 C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输出 Y0=0,其余为1 Y1=0,其余为1 Y2=0,其余为1 Y3=0,其余为1 Y4=0,其余为1 Y5=0,其余为1 Y6=0,其余为1 Y7=0,其余为1 2342764是8K*8字节的紫外线擦除、电可编程只读存储器,单一+5V供电,工作电流为75mA,维持电流为35mA,读出时间最大为250ns,28脚双直插式封装。 1)A0~A12(输入):地址输入线,用于寻址片内的8K个存储单元。 2)CE(输入):片选信号,低电平有效,有效时表示选中此芯片。 U?109A0D0118A1D1127A2D2136A3D3155A4D4164A5D5173A6D61825A7D71924A821A923A102A11A122022CE27OE1PGMVPP2764 图7 2764引脚图 3)OE(输入):输出允许信号,低电平有效,有效时,芯片中的数据可由D0~D7端输出。 3. 6264简介 U?109A0D0118A1D1127A2D2136A3D3155A4D4164A5D5173A6D61825A7D71924A821A923A102A11A122227OE26WE20CS2CS16264 图8 6264引脚图 6264是单片机中常用的RAM芯片, 4)PGM(输入):编程脉冲输入端,对EPROM编程时,在该端加上编程脉冲,读操作时该信号为1。 5)Vpp(输入):编程电压输入端,编程时应在该端加上编程高电压。 6)D0~D7(双向):双向数据线,正常工作时为数据输出线,编程时为数据输入线。3 容量为8KB,是28引脚双列直插式芯片,采用CMOS工艺制造。 1)A0~A12(输入):地址线,可寻址8KB的存储空间。 2)OE(输入):读出允许信号,低电平有效。 3)WE(输入):写允许信号,低电平有效。 10 2
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说教育文库微机原理课程设计(2)在线全文阅读。
相关推荐: