微机原理课程设计

微机原理课程设计报告

学院：机电工程学院

目录

概述????????????????????????????????3 地址分配??????????????????????????????3 第1章 总线电路??????????????????????????3 1.1 芯片简介???????????????????????????3 1.2 微处理器8088最小系统????????????????????8 第2章 存储器（ROM和RAM）电路???????????????????9 2.1 芯片简介???????????????????????????9 2.2 存储器（ROM和RAM）电路 ???????????????????10 第3章 温度检测A/D变换接口电路??????????????????12 3.1 芯片简介??????????????????????????12 3.2 温度检测A/D变换接口电路??????????????????14 第4章 D/A变换接口电路驱动直流电机????????????????15 4.1 芯片简介??????????????????????????15 4.2 直流伺服电机????????????????????????16 4.3 D/A变换接口电路驱动直流电机????????????????17 第5章 步进电机控制电路??????????????????????18 5.1 芯片简介??????????????????????????18 5.2 步进电机??????????????????????????22 5.3 步进电机控制电路??????????????????????23 心得与总结 ????????????????????????????25 总图 ???????????????????????????????26

2

概述

本系统采用8088微处理器工作在最小方式下，采用8282、8286、8284形成逻辑总线。用到两片2764和两片6264构成16KB的ROM和16KB的RAM，在此基础上实现一系列接口逻辑，包括采用0809实现8位温度采集接口，采用0832实现直流电机的控制，采用8255和8253实现步进电机的控制。 地址分配

ROM：FC000H~FFFFFH。 RAM：00000H~03FFFH。 AD：0000H~0007H。 DA：0008H。

82532：0038H~003BH。 8255:003CH~003FH。 34第1章 总线电路 1.1 芯片简介 1. 8088简介 8088U?11514131211109AAD1AD2AD3AD4AD5AD6AD76A8A9A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0/DENS1DT/RS2IO/MALEQS0INAQS1CLKRESET8D765432393837363526272825241921引0脚图 8088是16位微处理器，共40条引 脚，有20条地址总线，8条数据总线，控制总线有16条引脚。 （1）地址/数据总线 1） AD7~AD0（输入/输出）：为分时复用地址/数据总线。执行对存储器读写或在I/O端口输入输出操作的总线周期的T1状态时，作为地址总线输出A7~A0的8位地址，其他T状态时，作为双向数据总线输入或输出 D7~D0的8位数据。 1718NMIINTR3229313033342322RDWR/LOCHOLDHLDAMN/MXSSOTESTREADY8088 图1 2）A15~A8(输出)：地址总线。 3）A19/S6、A18/S5、A17/S4、A16/S3（输出）：为分时复用的地址/状态信 3 号线。在存储器读写操作总线周期的T1状态输出高4位地址A19~A16，对I/O端口输入输出操作时，这4条线不用，全为低电平。在其他T状态时，这4条线用来输出状态信息，S6始终为低电平，S5时标志寄存器的中断允许标志位IF的当前状态，S4和S3用来指示当前正在使用的段寄存器。S4S3分别为00、01、11表示对存储器访问时段寄存器分别为ES、SS、DS。S4S3为10表示对存储器访问时段寄存器为CS，或者表示对I/O端口进行访问以及在中断响应的总线周期中读取中断类型号。

（2）最小方式下的控制总线

1）NMI（输入）：非可屏蔽中断请求输入信号，上升沿有效。当该引脚输入

由一个低变高的信号时，CPU在执行完现行指令后，立即进行中断处理。CPU对该中断请求信号的响应不受中断允许标志位IF状态的影响。

2）INTR（输入）：可屏蔽中断请求输入信号，高电平有效。当INTR为高电

平时，表示外部有中断请求。CPU在每条指令的最后一个时钟周期对INTR进行测试，以便决定现行指令执行完后是否响应中断。CPU对该中断请求信号的响应受中断允许标志位IF状态的影响。

3）RD（输出）：读信号，低电平有效。有效时，表示CPU正在执行从寄存

器或I/O端口输入的操作。

4）WR(输出）：写信号，低电平有效。有效时，表示CPU正在执行从寄存器

或I/O端口输出的操作。

5）HOLD（输入）：是系统中其他总线主控设备向CPU请求总线申请信号，

高电平有效。

6）HLDA（输出）：是CPU对系统中其他总线主控设备请求总线使用权的应

答信号，高电平有效。当CPU让出总线使用权时，就发出这个信号，并使微处理器所以具有三态的引脚处于高阻状态，与外部隔离。

7）MN/MX（输入）：工作方式控制线。接+5V时，CPU处于最小工作方式；

接地是，CPU处于最大工作方式。

8）SSO（输出）：系统状态输出信号。最下方式下，该信号与其他两个信号

一起反应8088总线操作类型。最大方式下，该引脚输出恒为高电平。

9）TEST（输入）：测试信号，低电平有效。当CPU执行WAIT指令的操作时，

4

每隔5个时钟周期对TEST输入端进行一次测试，若为高电平，则CPU继续处于等待状态。直到TEST出现低电平，CPU才执行下一条指令。

10）READY（输入）：准备好信号，来自存储器或I/O接口的应答信号，高

电平有效。CPU在T3状态的开始检查READY信号，当READY信号有效时，表明存储器或I/O端口准备就绪，将在下一个时钟周期内将数据置入到数据总线上（输入时）或从数据总线上取走数据（输出时），无论是读（输入）还是写（输出），CPU及其总线控制逻辑可以在下一个时钟周期后完成总线周期。若READY信号为低电平，则表示存储器或I/O端口没有准备就绪，CPU可自动插入一个或几个等待周期（在每个等待周期的开始，同样对READY信号进行检查），直到READY信号有效为止。

11）DEN（输出）：数据允许信号，低电平有效。有效时表示CPU准备好

接收和发送数据。

12）DT/R(输出)：数据收/发信号，表示CPU是接收数据（低电平），还

是发送数据（高电平）。

13）IO/M(输出)：用于区分是访问存储器（低电平），还是访问I/O端口

（高电平）。

14）ALE（输出）：地址所存允许信号，高电平有效。有效时表示地址线上

的地址信息有效。

15）INA（输出）：处理器发向中断控制器的中断响应信号。

16)RESET（输入）：系统复位信号，高电平有效（至少保持4个时钟周期）。

RESET有效时，CPU清除IP、DS、ES、SS、标志寄存器和指令堆栈为0及置CS为0FFFFH。该信号结束后，CPU从存储器的0FFFF0H地址开始读取和执行指令。系统加电或操作员在键盘上进行“RESET”操作时产生RESET信号。 （3）另外两个引脚，引脚20接地，引脚40接高电平。 2. 8282简介

8282是带有三态门的8位地址锁存器，共20条引脚。

1)DI0-DI7（输入）：与CPU的地址总线相连。 2)DO0-DO7（输出）：输出八位地址。

5

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库微机原理课程设计在线全文阅读。