AD使用快捷键总结

Ctrl +滑轮 放大，缩小 按G键改变网格线的密度 右键不动，拖动页面

封装库+原理图库=集成库 应有自己的集成库 原理图+PCB=工程

选中，空格键，调整方向（选择拖动不松鼠标：X横向调换Y纵向调换）

画原理图步骤：

1.新建工程：原理图和PCB图 保存

2.原件库找元器件，拖动到原理图界面，连线 3.编译：P-第二个C

4.编译成功后，封装导入（D-U）PCB制板 5.EMC:点击鼠标右键，挑选要移动的目标 6.KEE OUT PLAYER (禁止布线层)

7.确定板子大小之后，用禁止布线层画板子的大小 8.SHIFT+选中板子大小的线 DESIGN+BS+D切割板子

9.布局：原理图相聚近的元器件放得近一些，拖住+空格改变元器件方向 10.P-P连线

11.顶层 底层 线多的时候可以画两层 （红顶蓝底） 12.加泪滴：TOOL+TEARDROPS

13.附铜：PLACE+POLYGON 有顶层和底层线的时候分为顶层和底层附铜（作用：地接在一起，防干扰）

14.检查:tool+design rule check

15.黄色放文字的层 桌面上的A+TAB键

16.Mechanical(紫色) 加HELP旁边的键里面的笔形状的键量板的大小 键盘上的Q改成厘米

17.过孔按键盘上Esc下面的波浪键（顶层到底层或者底层到顶层）

18.去掉附铜：选择TOP PLAYER 或者BOTTON PLAYER 顶层底层线 然后选中铜部分 移出去删除。

19.Shift+f找东西

建立自己的库:各元器件标号很重要 测量长度 REPORTS+MEASURE

原理图器件画完之后 保存 画PCB封装图 保存 回到原理图器件页面 点击TOOLS +MODEL MANAGER 封装预览

1、给原理图中所有的元件自动编号的方法

首先选Tools----annotate….会弹出如下图所示的一个对话框：左上是选择原理图上的器件排序的顺序以及排序的依据，选择依据comment即可，左下是选择对哪个原理图进行排序.如果先画出来的原理图的器件的序号有重复的话，就必须先按resetdesignator将所有的元器件的编号恢复到原始状态，就是R?,C?这种状态，点acceptchanges，来执行这些改变。然后再点updatedesignator才能实现重新排序，排完之后还有手工检查一下。如果没有恢复原始状态的那一步，好像排不了序阿。

Altium designer 规则检查常出的问题汇总

1．Rule Violations Count 违反数

2．Short-Circuit Constraint (Allowed=No) (All),(All) 短路约束=不允许)(全部),(全部) 3．Un-Routed Net Constraint ( (All) ) 26 Un-Routed净约束(所有)26岁

4．Clearance Constraint (Gap=9mil) (All),(All) 间隙约束(间隙= 9 mil)(全部),(全部)

5．Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (Conductor Width=10mil) (Air Gap=10mil) (Entries=4) (All) 功率平面连接规则(救济连接)(扩展= 20 mil)(导体宽= 10 mil)(气隙= 10 mil)(条目= 4)(全 部)

6．Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (All) 宽度约束(Min = 8 mil)( Max= 20 mil)(优先15例mil)(全部) 问题应该出在你设置和实际的冲突，你的Protel所设置的最小线宽是25mil，最大线宽也 是25mil，默认线宽还是25mil，这本没错，但可能是你的某根GND线不是25mil，或者你 用了覆铜，而覆铜的线条（Track Width）也不是25mil，所以才出错！建议在Design 的 Rule里设置一下Width Constraint的最大和最小线宽，调整到合适范围，就不会报错了。

7．Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All) 高度约束(Min = 0 mil)( Max = 1000 mil)(优先= 500 mil)(全部)

8．Hole Size Constraint (Min=1mil) (Max=150mil) (All) 孔尺寸约束(Min = 1 mil)( Max = 150 mil)(全部) 修改尺寸，设计孔大于你设置的规则的值

9．Hole To Hole Clearance (Gap=6mil) (All),(All) 洞孔间隙(间隙= 6 mil)(全部),(全部) 引脚安全间距问题，一般是封装的问题，如果确定封装没问题，这个错误基本你可以忽略。 10．Minimum Solder Mask Sliver (Gap=1mil) (All),(All) 最低焊接面罩银(间隙= 1 mil)(全部),(全部) 你的某个元件的焊盘间距 大于1mil，你可以选择该规则或者把封装中的焊盘间距改大一点。

11．Silkscreen Over Component Pads (Clearance=1mil) (All),(All) 丝网印刷在组件垫(许可= 1 mil)(全部),(全部) 顶层丝印与元件焊盘距离近（小于1mil） 按D、R将规则中的Silkscreen Over Component Pads 改小一些就可以了

12．Silk to Silk (Clearance=1mil) (All),(All) 丝印丝印(间隙= 1 mil)(全部),(全部) 两个丝印之间的距离太近，这个错误可以忽略 Design。Rules。placement。ComponentClearance 把这个f选项勾3掉就可以了。

13．Net Antennae (Tolerance=0mil) (All)

网络天线(耐受= 0 mil)(全部) Design。Rules。Tolerance

14．Clearance Constraint (Gap=6mil) (InComponent(U1)),(All) 间隙约束(间隙= 6 mil)(InComponent(U1)),(所有) 线宽间距超出安全间距

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库AD使用快捷键总结在线全文阅读。