微机原理课程设计

微机原理课程设计

步进电机的控制系统

课程设计要求：

一、设计目的：

通过课程设计加深对所学《微机原理》这门课的理解，理解CPU8088的基本功能和它最小系统的工作方式，熟练地掌握Protel99电路图设计的功能。

二、设计要求：

1.基本要求

（1）用0809组成8位温度AD变换接口电路

（2）用0832组成8位DA变换接口电路驱动直流电机 （3）用8255和8253组成步进电机控制电路

2.说明：本设计只完成设计任务，并不要求制作具体电路。

电路设计：

一、设计思路：

8088地址总线经过3片8282锁存器进行地址锁存，A0~A12分别与芯片2764和芯片6264的A0~A12连接，数据总线D0~D7经过1片双向数据缓冲器8286和芯片2764和芯片6264的D0~D7相连，这样组成了8088最小系统的存储器系统；最小系统的时钟电路用8284和2MHz的CRYSTAL 晶体整荡器构成；定时芯片8254和中断芯片8259对8255平行接口芯片进行控制进而控制步进电机驱动电路芯片2003工作，实现对步进电机的运行控制。

二、8088最小系统步进电机控制总电路图如下：

123456VCCU13R2RU11D08D17D26D35D44D53D62D71U51314115F/CEFICSYNCASYNCREADYCLKPCLKOSCRESETX1X2RDY1RDY2AEN1AEN24637U14A1D1DIODER14R74F0425821210AD01AD12AD23AD34AD45AD56AD67AD78911U6A0A1A2A3A4A5A6A7OET8286B0B1B2B3B4B5B6B71918171615141312D0D1D2D3D4D5D6D72122231920D0D1D2D3D4D5D6D7CSRDWRA0A18254OUT2GATE2CLK2OUT0GATE0CLK010119vccD034D133D232D331D430D529D628D72753698356U12D0D1D2D3D4D5D6D7RDWRA0A1RESETCSPA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7PC0PC1PC2PC3PC4PC5PC6PC782554321403938371819202122232425141516171312111012341234U20*345678VCCSW89DR3RR7RR8RR9RR10R11R12RRR120123456715141312111098161514131211109DOUT1GATE1CLK1131415R1R17161817R13RVCCY12.000MHZ16987658765GND11RES8284U18D011D110D29D38D47D56D65D74172613227D0D1D2D3D4D5D6D7INTINTACSRDWRA08259IR0IR1IR2IR3IR4IR5IR6IR71819202122232425CS1SW SPSTC1CAP43214321VCCSP/EN16A3A4A5123vcc645U19ABCY0Y1Y2Y3Y4Y5Y6Y71514131211109755VCC66CCAS0CAS1CAS2121315G1G2AG2B74LS138U21BUJINA0A1D7D6D5D4D3D2D1D0911OESTB8282A0A1A2A3A4A5A6A7A8A9A10A11A121098765432524212322022271A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEPGMVPP2764D0D1D2D3D4D5D6D71112131516171819A0A1A2A3A4A5A6A7A8A9A10A11A1210987654325242123222272620A0A1A2A3A4A5A6A7A8A9A10A11A12OEWECS2CS16264D0D1D2D3D4D5D6D71112131516171819BAD0AD1AD2AD3AD4AD5AD6AD7161514131211109AD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0/DENS1DT/RS2IO/MALEQS0INAQS1CLKRESET8765432393837363526272825241921AD8AD9AD10AD11AD12AD13AD14AD15AD81AD92AD103AD114AD125AD136AD147AD158911DI0DI1DI2DI3DI4DI5DI6DI7OESTB8282DO0DO1DO2DO3DO4DO5DO6DO7A1A51A41A31A21A110A9A8U22U161918171615141312D7D6D5D4D3D2D1D0AD01AD12AD23AD34AD45AD56AD67AD78A7A6A5A4A3A2A1A0U15DI0DI1DI2DI3DI4DI5DI6DI7DO0DO1DO2DO3DO4DO5DO6DO71918171615141312U32U34BU23A13A14A15123ABCY0Y1Y2Y3Y4Y5Y6Y7151413121110971718NMIINTRVCC456E1E2E374LS138D7D6D5D4D3D2D1D0A1A91A81A716U1712345678911DI0DI1DI2DI3DI4DI5DI6DI7OESTB8282DO0DO1DO2DO3DO4DO5DO6DO7VCC80881918171615141312A0A1A2A3A4A5A6A7A8A9A10A11A121098765432524212322022271A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEPGMVPP2764D0D1D2D3D4D5D6D71112131516171819A0A1A2A3A4A5A6A7A8A9A10A11A1210987654325242123222272620A0A1A2A3A4A5A6A7A8A9A10A11A12OEWECS2CS16264D0D1D2D3D4D5D6D71112131516171819VCCAD7D6D5D4D3D2D1D03229313033342322RDWR/LOCHOLDHLDAMN/MXSSOTESTREADYU33U35ATeSzeCDaeFe12345Numbe 傅 兴040530816Revon19un2008SheeoDPoe99e040530D81awFnuBXyngddb

三、设计过程： A:

选用8088为CPU其芯片如图： 其内部结构为：

8088最小模式是指构成的系统规模比较小，只含8088一个微处理器，三大总线连接比较简单。系统的地址总线除了A19~A16，AD7~AD0通过地址锁存器8282提供，系统的数据总线可由CPU的AD7～AD0直接提供，提供也可通过收发器接口芯片8286提供，一增大数据的驱动能力，这是负载情况而定。而系统的控制总线直接由CPU的控制总线提供。这样系统中与总线控制有关的逻辑电路减到了最小的程度。如下图所示

图8284A为时钟发生器，它除了给CPU提供频率恒定的时钟信号CLK外，还对外部来的准备好信号RDY及复位信号RESET进行同步。引外部对这两个

信号的发出是随机的，经8284内部逻辑电路在时钟脉冲下同步，被同步的准备好信号RESET和复位信号RESET从8284A输出。送至8088CPU。

对于图所示系统，存储器可空间为1MB，数据总线为8BIT宽，若某校系统内存只需64K，则用16根地址线就够了。 1. 与工作模式无关的引脚 ⑴AD7~AD0（双向。三态）

为低8位地址／数据的复用引脚线。采用分时的多路转换方法来实现对地址线和数据线的复用。在总线坐骑的T1状态。这些银线表示为这些银线用作株距总线。可见对复用信号使用时间来加以划分的。它要求在T1状态线出现低8位地址时，用地址锁存器加以锁存。这样在随后的T状态，即使这些线用作数据线，而第8位地址线的地址在个体却被记录保存下来，并送到地址总线上。在DMA方式时，这些银线被浮置为高阻状态。 ⑵A15~A8（输出，三态）

为8位地址线。在读写存储器或外设端口色中个总线周期内，都作为地址线输出高8位地址。

在DMA方式时，这些引线被浮置为高阻。 ⑶A19/S6~A16/S3（输出。三态）

为地址／状态服用引脚线，在总线周期的T1状态，这些银线表示为最高4位的地址线，在总线周期的其他T状态，这些银胶用作提供状态信息，同样需要地址锁存器对T1状态出现的最高4位地址加以锁存。

状态信息S6总是为低电平，S5反映当前允许中断标志的状态。S4与S3一起指示当前那一个段寄存器被使用。

在DMA方式时，这些引线被浮置为高阻。 ⑷RD（输出，三态）

读信号，当其有效时表示正在对存储器或I／O端口进行读操作。若IO／M为低电平，表示读取存储器的数据，若IO／M为高电平，表示读取I／O端口的数据。

在DMA方式时，这些引线被浮置为高阻。 ⑸READY（输入）

为准备就绪信号。低电平有效。本信号由等待指令WAIT来检查。我们知道当CPU执行WAIT指令时，CPU处于等待状态，一旦检测到TEST号为低，则结束等待状态，继续执行WAIT指令下面的指令。

⑹TEST（输入）

为检测信号，低电平有效。本信号由低呢古代指令WAIT来检查。我们知道当CPU执行WAIT指令时，CPU处于等待状态，一旦检测到TEST号为低，则结束等待状态，继续执行WAIT指令下面的指令。 ⑺INTR（输入）

可屏蔽中断请求信号，高电平有效。CPU在执行每条指令的最后一个T状态时，去采样INTR信号，若发现有效，而中断允许标志IF有为1，则CPU在结束当前指令周期后相应中断请求，赚取执行中断处理程序。 （8）NMI（输入）

非屏幕中断请求信号，为一个边缘触发信号，不能有软件加以屏蔽。只要在NMI线上出现由低到高的变化信号，则CPU就会在当前指令中，赚取之行给屏蔽中断处理程序。 ⑼RESET（输入）

复位信号，高电平有效，复位时该信号要求维持高电平值到4个时钟周期，若使初次加电，则高电平信号至少要保持50us，复位信号的到来，将立即结束CPU的当前操作，内部寄存器恢复到初始状态。

当RESET信号从高电平回到低电平时，及复位后进入重新启动时，变质型从内存FFFF0H处带式的指令，通常在FFFF0H存放一条无条件转移指令，转移到系统程序的实际入口处。这样只要系统被复位启动，就自动进入系统程序。 ⑽CLK(输入)

时钟信号，它为CPU和总线控制电路提供基准时钟，对时钟信号要求：1／3周期为高电平，2／3周期为低电平。8088的标准时钟频率为5MZ。 ⑾电源和地

VCC为电源引线，单一的为+5V电源。引脚为1和20为两条GND线，要求均要接地。

⑿MN／MX（输入）

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库微机原理课程设计在线全文阅读。