实验指导书 - 计算机组成原理 - 图文(5)

写控制W：当 CS =“0”； W =“0”时，数据由总线写入存储器选中的单元中。 读控制 G： 当 CS =“0”；G =“0”时，存储器所选中的单元数据读出到数据线D7～D0中。 图书 图2-2 6116引脚

6116功能表

工 作 模 式 写 入 读 出 低功耗维持

6116读操作过程

读数据时，先在A10~A0地址线上加上有效地址码，然后使CS=0、W=1、G=0 经过一段时间（读出信息在数据线上稳定，这一段时间称为读取周期，一般小于200ns），数据就从所选中的储存单元中取出到数据线Ｄ7～Ｄ0上。在整个读周期中，所加的地址码

18

CS W G 功 能 描 述 0 0 1 Ｄ7～Ｄ0上的数据存入Ａ10～Ａ0选中单元 0 1 0 Ａ10～Ａ0选中单元的内容输出到Ｄ7～Ｄ0上 1 X X Ｄ7～Ｄ0呈现高阻态 应保持稳定不变。当CS=1时停止读。

6116写操作过程

写入信息时，先在A10~A0加上有效地址信息，在整个写周期期间，地址信息必须保持稳定。在数据线上加上要写入的数据，使写操作信号CS=0、W=0、G=1，经写周期后数据写入到存储体的对应单元中。当CS=1时停止写。

3．总线、存储器传送通路

（1）总线、存储器传送通路框图

图2-3 总线、存储器传送通路框图

如图2-3所示存储器传送通路能够完成如下功能： ① 向存储器不同的地址空间里送数（写入），然后再取出（读出）数据。

② 分别向寄存器R1、R2中送入一个8位数据；用RAM 作为暂存器，对R1、R2中的数据进行交换。 （2） 总线、存储器传送通路电路图

如图2-4所示为总线、存储器传送通路电路图。

本电路的核心器件为静态存储器（RAM）6116，其容量为2K×8bit。它具有8根数据线和11根地址线，还有三个控制端CS（片

19

选）、G（读）、W（写）。由于该存储器有11根地址线，而用作地址寄存器MAR的74LS273是8位的，MAR的输出只能接到6116的A7~A0，它的高三位地址A10、A9、A8可以接到三个开关上，这样，就可以控制000H~7FFH的2K范围内的所有存储空间。在我们这个实验中，由于公共板上的开关数量有限，高三位地址A10、A9、A8就只能接到+5V或地线上，这样只能访问700H~7FFH或000H~0FFH的256Byte范围内的存储空间。在电路图中，我们将A10、A9、A8三个高地址位接在地线上。

由于地址寄存器MAR的输出直接连到存储器6116的地址信号线上，因而采用74LS273使得MAR从总线上接受到的地址信号直接送往存储器6116的地址线上。

20

21

寄存器R1、R2分别采用具有三态锁存功能的74LS373和74LS374，它们分别有两个控制端，OE是输出控制端，控制锁存器中的数据能否送到总线上，G或CLK是使能或时钟端，用来控制锁存器能否接受总线上的信息。73LS373的使能端G是高电平有效，而74LS374的时钟端CLK是带上跳变的脉冲信号有效，这也就是锁存器74LS373和74LS374的差别。这些控制信号，需要不同的开关来分别控制，以实现总线的分时性（即不允许在同一时刻，有两个或两个以上的信号源向总线上发送信息）。 图中，由于开关组（K8~K1）本身没有三态功能，不能直接连接到总线上，所以74LS244就用作隔离器，控制开关组能否向总线发送信息。74LS244的控制端为第1脚（1G）和第19脚（2G），每个脚控制4位，由于该实验中总线是8位的，所以实验中我们用一个开关控制两个控制端，实现开关组的8位数据同步。

五、实验内容

1、按照实验电路图在逻辑电路搭试板上接线组装，并且仔细检查以防有误，然后才能加电实验。 2、对存储器进行读写实验。

3、用RAM 作为暂存器，对R1、R2中的数据进行交换。

操作步骤

1、对存储器进行读写

（1）开关初始化

K9置“1”，K10、K11、K12置“1”， K13置“0”， K14置“1”， K15置“1”。 （2）写存储器

送地址：从开关组K8~K1上拨一个地址Addr1，经三态传输门74LS244（K9置“0”）→BUS→MAR（给作为地址寄存器MAR的74LS273时钟端CLK一个单脉冲信号P1）。

送数：从开关组K8~K1上拨一个数据Data1，经三态传输门74LS244（K9置“0”）→BUS→存储器6116（K10置“0”，K11置

22

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库实验指导书 - 计算机组成原理 - 图文(5)在线全文阅读。