基于FPGA的FIR数字低通滤波器的设计(9)

快速、灵活和高效。VIEWLOGIC 的 FPGA 设计流程包括 VHDL 仿真和综合、 VERILOG 仿真和综合、逻辑图设计工具等，从而组成了一个从状态机设计、 功能仿真、综合优化到设计后仿真的完整解决方案。对于这样的混合输入，仿 真器进行仿真时， 必须具有 VHDL 仿真、 VERILOG 仿真和门级电路仿真能力。 为此，VIEWLOGIC 公司开发了集成仿真测试环境 FUSION。 3、完成任务的可能思路、方案 完成任务的可能思路、 1.要研究基于 FPGA 的 FIR 数字低通滤波器。首先要对 FPGA 的 DSP 实 现进行研究。如今，利用 FPGA 实现数字信号处理算法可以满足信号处理系统 所提出的高性能要求，因此得到越来越广泛的应用。 实现一个基本的数字信号处理系统， 需要加法器， 乘法器和存储器。 FPGA 内部

包括了上述的所有器件，因而成为了实现 DSP 的理想选择。 要采用 FPGA 实现 DSP 算法，必须经过量化。之后还需要选取运算结构， 不同的运算结构所需的存储器及乘法器资源是不同的。 对系数进行量化并选取适当运算结构后，便可以采用 FPGA 来实现 DSP 系统了。 基于模型的设计，自动的将高级模型转换成低级描述的方法，这种流程需 要预先准备好的库或 IP 模块。利用 FPGA 实现 DSP 系统时，可以利用 Altera 和 Xilinx 公司在自动转换成硬件实现的网表文件，再进行布局和布线的实现。 MATLAB Simulink 中预先提供的模块集(Blockset),按照基于模型的方法建立 DSP 系统的算法模型， 在仿真， 优化的基础上由 DSP Builder 和 System Generator 自动转换成硬件实现的网表文件，再进行布局和布线的实现。 2.FIR 滤波器可看成一个分节的延时线，把每一节的输出加权累加，即得 到滤波器的输出，由图可以看出，FIR 滤波器主要由乘法器和加法器组成，可 根据需要增减延迟线的长度和乘法器的系数来改变 FIR 的参数。 通过 MATLAB Simulink DSP Builder 设计滤波器首先根据实际需要将系统 导出并量化。 接下来在 Simulink 中使用 Simulink 库和 DSP Builder 库建立设计 模型，并在 Simulink 中仿真。 在设计过程中， 首先要确定滤波器的系数。 需要设置的参数有： 系统频率， 通带截止频率，阻带截止频率，通带最大衰减，阻带最小衰减。自动完成滤波

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库基于FPGA的FIR数字低通滤波器的设计(9)在线全文阅读。