机电一体化（专科）课程设计(8)

由单—5供电，典型存取时间为150~200ns。它为28脚双列直插式扁平封装，其操作方式见下表4.4：

管脚 操作方式 6264 CS1 CS I/O0~I/O7 CS2 OE WE 未选中 未选中 读 写 输出禁止 V1H 任意 任意 任意 任意 任意 任意 高阻 高阻 V1L V1H V1L V1L V1H Dout V1L V1L V1H V1H

V1H V1H 任意 V1L V1H 任意 DIN 高阻 高阻 62256 未选中 读 写 输出禁止 V1L V1L V1L V1L V1L V1H V1H V1H V1L V1H Dout DIN 高阻

表4.4 6264和62256操作方式

（２）8031与外部数据存储器芯片的连接

单片机CPU与R数据存储器的连接方法和存储器连接方法大致相同。唯有控制线的连

接不同：RAM读输入信号OE与8031芯片的RD（P3.7）引脚相连；RAM的写输入信号WE与8031芯片WR（P3.6）相连。其连接示意图见图4.9。

图4.9 8031与RAM的一般连接方法

3、译码电路的设计

36

8031单片机允许扩展64K程序存储器和64K数据存储器（包括I/O芯片），这样就需要扩展多个外围芯片，因而需要把外部地址空间分配给这些芯片，并且使程序存储器各芯片之间（包括I/O芯片）地址互相不重叠，以使单片机访问外部存储器时，避免方式冲突。当8031数据总线分时地与各个外围芯片进行数据传送时，首先要进行片选（指选中某一芯片），而当片内有多字节单元时，还要进行片内地址选择。

（１）MCS—51单片机应用系统中的地址译码规则 1）程序存储器与数据存储器独立编址。 2）外围I/O芯片与扩展数据存储器统一编址

外围I/O芯片不仅占用数据存储器地址单元，而且使用数据存储器的读/写控制信号与读/写指令。

3）CPU在访问外部存储器时地址编码 CPU的P2口提供高8位地址（A8~A15），P0口经外部地址锁存后提供8位地址（A0~A7）。 （2）地址译码方法

常用的地址译码方法有线选法和全地址译码两种方法。 1）线选法

利用单片机地址总线高位中的一根线（一般是P2口中的某根线）作为选择某一片存储器（或I/O口）芯片的片选信号。只要该地址线为低电平，就选中该芯片。这种方法常用于规模较小的系统，即扩展的芯片不是太多的情况。这种方法的优点是不需要地址译码器，可节省硬件，减少成本。缺点是可寻址的芯片数目受到很大的限制，而且地址空间也是不连续的，地址空间没有充分利用。

2）全地址译码

对于容量较大的系统，扩展的外围芯片较多，芯片所需的片选信号多于利用的地址线时，就需要用这种全地址译码的方法。它将低位地址作为片选地址，而用译码器对高位地址进行译码，译码器输出的地址选择线用作片选线。因为这种地址编码的方法，除了片内地址线外，剩余的高位地址线全部参与译码，故称为全地址译码。

本电路所用到的译码器为3—8译码器（74LS138），输入端占用3根最高位地址线，剩余的13根低位地址线可作为片内地址线。74LS138译码器的8根输出线分别对应8个8K字节的地址空间。下图4.10为74LS138的引脚图，表3.5为74LS138逻辑功能表。

图4-10 74LS138引脚图

如何用地址译码器把64K存储器空间分配给各个扩展芯片呢？从74LS138真值表可以看出，把G1接+5V，G2A，G2B接地，8031的P2.7、

P2.6、P2.5分别接到74LS138的C、B、A端，P2.4~P2.0，P0.7~P0.0这13根地址线接到扩展存储器芯片的A12~A0端。74LS138的8个输出Y0~Y7，分别接到8片8K存储器的片选端，而低13位完成对片内地址的选择。

37

G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 其它状态 ? ? ? 1 1 1 1 1 1 1 1

5.4 I/O接口电路及辅助电路设计

8031单片机共有四个8位并行I/O口，但可共用户使用的只有P1口和部分P3口，因此。在大部分系统中都需要扩展I/O口芯片。

下面介绍本电路中所用到的芯片： 1、8155通用可编程接口芯片 （1）8155的引脚及功能

8155的结构框图及引脚排列如下图4.11：

图4.11 8155引脚排列及结构框图

38

8155具有40条引脚的双列直插式芯片，其各脚的功能如下表4.6。

引脚 AD0~AD7 PA0~PA7 含义 地址、数据线 A口 B口 C口 定时输入 定时输出 IO/RAM口选择 引脚 ALE RD WR CE RESE VSS VCC 含义 地址锁存 读 写 片选 复位 地 电源 PB0~PB7 PC0~PC7 TIMERIN TIMEROUT IO/M 表4.6 8155引脚说明

其中IO/M是8155内部RAM和I/O口的选择线，IO/M=0，（低电平时选择片选内RAM，，选择I/OAD0~AD7上的地址信息为8155中的RAM单元地址。当IO/M=1时（高电平）

口，AD0~AD7上的地址信息为I/O口地址。它利用ALE 的下降沿将此信息锁存到片内锁存器中。

下表为8155I/O口地址编码： A7 A6 A5 A4 A3 A2 A1 A0 I/O口 命令状态寄存器（命令/状态口） PA口 PB口 PC口 定时器低8位 定时器高8位 ? ? ? ? ? 0 0 0 ? ? ? ? ? 0 0 1 ? ? ? ? ? 0 1 0 ? ? ? ? ? 0 1 1 ? ? ? ? ? 1 0 0 ? ? ? ? ? 1 0 1

（2）8155工作方式的设定

8155I/O口工作方式选择通过对8155内部命令寄存器（命令口）设定命令控制字来实现。

8155I/O口有四种工作方式可共选择：即ALT1、ALT2、ALT3、ALT4。其中各符号说明如下：

AINTR：A口中断，请求输入信号，高电平有效。 BINTR：B口中断，请求输入信号，高电平有效。 ANF（BBF）：A口（B口）缓冲器满状态标志输出线，（缓冲器有数据时BF为高电平）

39

ASTR（BSTR）：A口（B口）设备选通信号输入线，低电平有效。 （3）状态查询

8155还有一个状态寄存器，用于锁存I/O口和定时器的当前状态，供CPU查询用。 状态寄存器和命令寄存器公用一个地址，命令寄存器只能写入不能读出，而状态寄存器只能读出不能写入。所以可以认为，CPU读该地址时，作为状态寄存器，读出的是当前I/O口和定时器的状态，而写地址时，则作为命令寄存器对I/O口工作方式的选择。

（4）8155的定时功能

8055芯片内有一个14位减法计数器，可对输入脉冲进行减法计数。外部有两个定时器引脚TIMEIN和TIMEOUT。TIMEIN为定时器时钟输入，由外部输入时钟脉冲，TIMEOUT为定时器输出，输出各种信号脉冲波形。

定时器的低8位和高6位计数器定时输出方式由04H、05H寄存器确定。对定时器编程时，首先将计数常数及定时器方式送入定时器口04H、05H。计数常数在002H~3FFF之间。计数器的起动和停止有命令寄存器的最高两位TM2和TM1决定。但何时读都可以置顶时器的长度和工作方式，然后必须将起动命令写入命令寄存器。即使计数器已计数在写入起动命令后，仍可改变定时器的工作方式。

8155芯片可以直接和MCS—51系列单片机连接，不需任何外加逻辑电路。通常P2口的高位地址线作为8155芯片的片选信号及IO/M的选择信号。将8031的P2.0与8155芯片IO/M引叫相连，若P2.0是高电平，则8155用来作I/O接口，若P2.0是低电平，则使用8155内部256字节的RAM。由于8155芯片内部有地址锁存器，所以8031的ALE端可以和8155内部ALE端直连，利用8031的ALE信号的下降沿锁存8031P0口送出的低8位地址信息。其P0.0~P0.7与8155AD0~AD7对应相连，相应的读/写信号RD、WR也直接相连。 2、键盘显示接口电路

（1）显示器工作原理

数控系统中使用的显示器主要有LED（发光二极管）和LCD（液晶显示器），也有采用CRT接口的显示方式。此电路采用采用LED显示器，通常它由8个发光二极管组成的，当发光二极管导通时，相应的一贯人点或一个笔画发亮。控制不同的二极导通管，就能显示出各种字符。常用的七段显示器结构如图4.12所示：

图4.12 LED显示器

40

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库机电一体化（专科）课程设计(8)在线全文阅读。