机电一体化（专科）课程设计(7)

7、中断系统

MCS-51系列单片提供5个中断源。配备两个中断优先级。两个为INT0,INT1输入外部中断请求，低电平有效，两个为片内定时/计数器T0和T1溢出中断请求TF0和TF1；一个为片内串行口中断请求TI和RI。这些中断请求源的引脚都为P3口的第二功能。对于每个中断可编程为高优先级或低优先级中断，并能实现二级中断嵌套。

各中断源所对应的中断服务程序的入口地址和优先级如下：

中断源 入口地址 0003H 000BH 0013H 001BH 0023H 优先级 0 1 2 3 4 INT0 T0 INT1 T1 串行口中断

CPU从此地址开始执行中断服务程序，直到遇到一条RETI指令为止。

8031CPU对于中断源开放以及优先级的控制是由特殊寄存器中的IE和IP寄存器来完成的。

（1）中断允许寄存器IE

是8031CPU用来控制对中断源的开放或屏蔽，其格式如下： EA ES ET1 EX1 ET0 EX0

EA——中断总允许控制位。EA=1,CPU允许中断；EA=0禁止中断。 ES——串行口中断允许位。

ET1、ET0——定时/计数器T0、T1溢出中断允许位。

EX1、EX0——外部中断源1、0中断允许位。

（2）中断优先级寄存器IP

是CPU用来决定各中断源优先级。其格式如下：

PS PT1 PX1 PT0 PX0

PS——串口中断优先级，PS=1,则串口中断为高优先级。（下同）

31

PT1、PT0——定时器/计数器中断优先级控制位。

PX1、PX0——外部中断源优先级控制位。

5.3存储器扩展电路的设计

MCS-51系列单片机的特点之一是硬件设计简单，系统结构紧凑。对于简单的应用场合，MCS-51系列的最小系统用一片8031外扩一片EPROM就能满足功能的要求，对于复杂的应用场合，可利用MCS-51 的扩展功能，构成功能强、规模较大的系统。

1、程序存储器的扩展

MCS—51的程序存储器的寻址空间为64K字节，8031片内不带ROM，用作程序存储器的器件是EPROM。

（１）外部程序存储器的操作时序

图4.5是访问外部程序存储器有关的时序图，图4.5a是不访问外部数据存储器时的时序，图4.5b是访问外部数据存储器时的时序。CPU由外部程序存储器取指时，16位地址的低8位PCL由P0口输出，高8位PCH由P2口输出；而指令由P0口输入，P0口作为分时复用的地址/数据总线。

图4.5a在不访问外部数据存储器时，P2口专用于输出高8位地址，P2口具有输出锁存功能，可直接至外部存储器的地址断，无须再加锁存。P0口作为分时复用的双向总线，输出PLC的内容，输入指令。在这种情况下，每一个机器周期中，允许地址锁存信号ALE两次有效，在ALE由高变低时，有效地址PLC出现在P0的总线上，低8位地址锁存器应在此时将低位地址锁存起来。同时PSEN也是每个机器周期两次有效，用于选通外部程序存储器，使指令送到P0总线上，由CPU取入。

图4.5b当系统中按有外部数据存储器时，时序有些变化，在同一周期的S5状态，ALE由高变低时，P0总线上出现的将不再是有效的PLC值，则此地址是DPL值同时在P2口出现有效的DPH值，在同一周期的S6状态将不再出现PSEN有效信号，下一个机器周期的有、第一个ALE有效信号也不再出现。而当RD（或WR）有效时，在P0总线上将出现有效的输入（或输出）数据。

图4.5 外部程序存储器的操作时序

32

（2）常用的ROM芯片及引脚

常用的半导体ROM芯片有2764，芯片为28脚双列直插式扁平封装芯片，引脚向下兼容。下图4.6为所用的芯片：

图中VPP是编程电压端，PGM是编程控制端，OE是输出使能端，CS是片选端，它们均为低电平有效。2764的第26引脚空，（NC）未用。表3.2是EPROM的工作方式的选择，表中V1H表示输入高电平，V1L表示输入低电平，芯片的数据引脚是三态的，当芯片未选中，它们处于高阻状态，不会影响其他芯片输出状态。而当CS和OE均为低电平时，芯片被选中，其存储内容从数据端输出，即处于DOUT状态。在编程时，从数据端输入要存储的信息，数据引脚处于数据数据输入DIN状态。编程时PGM必须为低，使数据写入芯片。

图4.6 常用的EPROM的引脚排列

不同型号的EPROM工作速度也有差别，一般为200~450ns，选择时应注意芯片的工作速度是否满系统时序的要求。8031访问EPROM时，其所能提供的读取时间t与所选的晶体时钟有关，约为3T,T为时钟周期。若晶体频率选用为6MHz，则t ≈ 480 ns,故凡是工作速度小于480ns的芯片在时序上均满足要求。

３．地址锁存器

由于单片机8031芯片的P0口是分时传送低8位地址线和数据线，故8031扩展系统中一定要用到锁存器。常用的地址锁存器新片74LS373。74LS373好似带三态缓冲输出的8D触发器，其引脚与8031连接如图4.7：

图4.7 74LS373引脚及连线图

33

CE OE (20) V1L 任意 V 1H V1L V 1H VPP (21) VCC VCC VPP VPP VPP VCC (24) VCC VCC VCC VCC VCC (24) VCC VCC VCC VCC VCC (28) VCC VCC VCC VCC VCC (28) VCC VCC VCC VCC VCC (28) VCC VCC VCC VCC VCC OE PGM输 出 VPP （9～11，13～17） DOUT 高阻 DIN DOUT 高阻 （9～11，13～17） DOUT 高阻 DIN DOUT 高阻 2761 2732 2764 27128 27256 (18) 引 角 号 V1L 读 V 1H 维 持 编 程 V1L—编程检验 V1L V1L 编程禁止 V1L 引 角 号 读 维 持 编 程 编程检验 编程禁止 引 角 号 读 维 持 编 程 编程检验 编程禁止 (20) V1L V 1H V1L V1L V 1H (8Q) V1L V 1H V1L V1L V 1H (20) V1L 任意 VPP V1L VPP (22) V1L 任意 V 1H V1L 任意 (22) V1L 任意 V 1H V1L 任意 (22) V1L 任意 V 1H V1L V 1H (1) VCC VCC VPP VPP VPP (1) VCC VCC VPP VPP VPP (1) VCC VCC VPP VPP VPP (27) V （11～13；15～19） 1H DOUT 任意 高阻 V1L DIN V 1H DOUT 任意 高阻 (27) V （11～13，15～19） 1H DOUT 任意 高阻 V1L DIN V 1H DOUT 任意 高阻 （11～13，15～19） DOUT 高阻 DIN DOUT 高阻 (20) 引 角 号 V1L 读 V 1H 维 持 V1L 编 程 V1L 编程检验 编程禁止 V 1H 引 角 号 读 维 持 编 程 编程检验 编程禁止 （20） V1L V 1H V1L V1L V 1H 表4.2 EPROM工作方式选择

其真值表如下表4.3：

表3.3 74ＬS373真值表 E L L L G H H L D H L X Q H L Q0 34

接表4.3： L——低电平 H——高电平 X——不稳定

Q0——建立稳定前Q的电平

G——输入端，与8031ALE连高电平：关门锁存

OE——使能端，接地 当G=“1”时，

74LS373输出端1Q~8Q与输入端1D~8D相同 当G为下降沿 时，将输入数据锁存。 (４)8031与EPROM芯片的连接

1）地址线的连接

EPROM低8位地址线A0~A7经地址锁存器与8031P0口相连。由于；EPROM高8位地址线A8~A15直接与8031的P2口相连。由于8031的P0口是分时输出低8位地址和数据，故要外接地址锁存器，并由CPU发出的地址允许锁存信号ALE的下降沿将地址信息锁存入地址锁存器中。如外接存储器芯片片内有地址锁存器，则单片机CPU的P0口可与存储器低8位地址线直连，但仍要将CPU的ALE信号与存储芯片ALE相连。单片机的P2口用作高位地址线及片选地址线，由于P2口输出具有锁存的功能，故不必外加地址锁存器。 2）数据线的连接

存储器的8位数据线D0~D7与8031芯片的P0.0~P0.7直连，单片机规定指令码和数据都由P0口读入，数位对应相连即可。 3）控制线的相连

8031芯片的PSEN（外部程序存储器读选通信号）与EPROM芯片的OE端相连； 8031芯片EA接地，CPU执行外部程序存储器的指令；

8031芯片ALE（地址锁存允许信号）接主地锁存器74LS373的G引脚。

图4.8为8031与EPROM的连接方法。

图4-8 8031与外部EPROM的一般连接方法

2、数据存储器的扩展

由于8031芯片内部RAM只有128字节，远远不能满足系统的需要，需要扩展片外数据存储器RAM。

（１）常用的数据存储器及引脚

常用的静态RAM芯片是6264（8K?8）、62128、62256等，6264采用CMOS工艺，

35

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库机电一体化（专科）课程设计(7)在线全文阅读。