数字电路习题库(4)

6. AD 7. ABCD 8. AC 9. BD 10. ACD 11. D 二、判断题

1.× 2.× 3.√ 4.× 5. √

第十章答案 一、选择题 1. AD 2. A 3. A

4. ABCD 5. ABCD

6.√ 7.√

× 9.× 10.× 2.综合习题库及答案 8. 试 题 一

一、填空题（每题3分，共24分）

1．（F8）16=（_______）10=（____________）2 2．X=-16D，其一字节长的[X]反=__________ ；[X]补=____________ 。

3．写出右图1逻辑电路的输出表达式F，F=____________。 4．动态MOS存储单元是利用____________存储信息的,为不丢失信息,

必须________。

5．已知m序列信号发生器的反馈函数f（Q）=Q3? Q4，则其循环长度（序列长度）S=__________________。6．单稳态触发器暂态时间取决于____________________________________________。 7．施密特触发器的主要用途有_____________、____________、___________、___________。 8．若要求DAC电路的分辩率达到前分之一，则至少应选用____________位二进制代码输入的转换器。

二、简化下列函数，且写出最简“与非”表达式（14分） 1．（用代数法）

2．

三、（10分）分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。

四、用四输入数据选择器实现函数（8分）

五、设8421BCD码对应的十进制数为X，当 X ≤2,或≥7时电路输出F为高电平,否则为低电平。试设计该电路，并用于非门实现之。（14分）

六、已知主-从型J-K触发器的CP、J、K、RD、SD端波形，试绘出Q端波形（6分）

七、作0001序列检测器的状态转换图及最简状态转换表（8分）

八、四位二进制同步计数器T1161的功能表如下（计数状态按自然二进制码转换，QD为最高位，依次为（QC、QB、QA）。（QCC=T·QD·QC·QB·QA）

表1 CT74161功能表 输 入 输 出 CP R LD P(S1) T(S2) A B C D QA QB QC QD Ф 0 Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 ↑ 1 0 Ф Ф A B C D A B C D Ф 1 1 0 Ф Ф Ф Ф Ф 保 持 Ф 1 1 Ф 0 Ф Ф Ф Ф 保 持 ↑ 1 1 1 1 Ф Ф Ф Ф 计 数 1. 分析下图所示电路功能（M=？）且写出态序表。

2. 利用R端构成模M=7的同步计数器，并写出态序表和逻辑电路连接图。

试 题 一 答 案

一、填空题（每题3分，共24分）

1．（ F8）16=（ 248 ）10=（ 11111000 ）2

2．X= -16 D，其一字节长的[X]反=11101111 ；[X]补=11110000 。 3．写出图1逻辑电路的输出表达式F，F=

4．动态MOS存储单元是利用MOS栅极电容 存储信息的,为不丢失信息,必须 定期刷新 。 5．已知m序列信号发生器的反馈函数f（Q）=Q3? Q4，则其循环长度（序列长度）S= 15 。 6．单稳态触发器暂态时间取决于 电路本身的参数，与触发信号无关。 7．施密特触发器的主要用途有波形变换、波形整形、消除干扰、幅度鉴别。 8．若要求DAC电路的分辩率达到千分之一，则至少应选用 10 （因为）位

二进制代码输入的转换器。

二、简化下列函数，且写出最简“与非”表达式（14分）

（用代数法）

(用反演定律)

(用消元法)

(利用包含律)

(用还原律和反演定律)

2．

解： 将上式填入卡诺图如图2。

含有无关项的逻辑函数化简时可根据实际情况将无关项做“0”或“1”处理，以使函数可以化到最简。

若不考虑约束条件则最简与或式为

当考虑约束条件则最简与或式为

三、（10分）

分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。

解：

用TTL“与非门”实现时，必须将表达式变成“与非”--“与非”式，然后再画逻辑图。 由此可得：

用OC门实现时，由于OC门具有线与的逻辑功能，可直接按表达式画图。如图3所示。

四、用四输入数据选择器实现函数（8分）

解：用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两

位地址代码

和

，若选A和B作为选择器的地址输入，A =

、B =

,余下的项可选作数据输

入用。

于是将表达式进行变换，变化成每项都含有A和B原变量和反变量组成的表达式。

由此可知：D0=0 D1=D D2= D3=1 根据得到的表达式可画出逻辑图

五、设8421BCD码对应的十进制数为X，当 X ≤2,或≥7时电路输出F为高电平,否则为低电平。试设计该电路，并用于非门实现之。（14分）

解：1、根据题意，列真值表。由于8421BCD码由十种状态，而四变量组合由16种，6种未用的状态,可按无关项处理，由此可列出实现该功能的电路的真值表

表2 真值表 D C B A F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 Φ 1 0 1 1 Φ

Φ 1 1 0 0 1 1 0 1 Φ 1 1 1 0 Φ 1 1 1 1 Φ

六、已知主-从J-K触发器的CP、J、K、RD、SD端波形，试绘出Q端波形（6分） 解：RD、SD分别为直接置0和直接置1端， 当RD=0 SD=1时，触发器处于0态。 当RD=1 SD=0时，触发器处于1态。

当RD=1 SD=1时，当CP脉冲有效跳变沿到来时，触发器的状态由触发器的特性方程决定。

如J和K不同，触发器的次态与J相同； 如J和K同为0，触发器的次态与现态同，处于保持状态； 如J和K同为1，触发器的次态与现态相反，处于计数状态。

由此可画出波形图如图所示

七、作0001序列检测器的状态转换图及最简状态转换表（8分） 解：设

第一步，形成原始状态转换图（或称转移图）与原始状态转换表。

根据题目要求所设计的序列检测器的功能是用来检测0001信号。因此，电路应具有一个输入端X和一个输出端Z，输入X为一串随机信号，当其中出现0001序列时，检测器输出Z为1，在其它输入序列情况下，检测器输出Z为0。

由于我们并不知道实现上述逻辑功能的同步时序电路需要多少个状态，因而用文字A、

B······描述电路的状态，并假定某个状态为初始状态。再根据输入条件确定次态，依此类推，直到所有现态到次态的转换关系都被确定为止。

由于此时序电路仅有一个输入，因而每个现态可能有两个转移方向。若电路的初始状态为A，当输入X为1时，电路没有出现我们要检测的序列，因此电路的状态仍然停留在状态A，因为从1开始的输入序列并不是需识别的序列，电路输出亦为0。当输入X为0时，电路就从状态A进入新的状态B，这意味着出现了需要识别序列的第一位代码，电路输出仍为0。原始状态转换图如图8(a)所示。

若电路处于状态B，输入X为0时，它是被识别的输入序列0001的第二位代码，于是电路转换到新的状态C，输出为0；若输入X为1时，不是识别序列的代码，于是电路回到状态A，输出为0。 若电路处于状态C，输入X为0时，它是被识别的输入序列0001的第三位代码，于是电路转换到新的状态D，输出为0；若输入X为1时，不是要检测序列码，于是电路将回到状态A，输出为0。

若电路处于状态D，输入X为1时，它是被识别的输入序列0001的第四位代码，于是电路转换到状态E，输出为1；若输入X为0时，它是要识别序列码的第三位代码，于是电路将保持在状态D，输出为0。

若电路处于状态E，输入X为0时，它是被识别的输入序列0001的第一位代码，于是电路转换到状态B，输出为0；若输入X为1时，它不是要识别的下一个输入序列码的第一位代码，于是电路将转到状态A，输出为0。于是得到该时序电路的原始状态转换图如图8(a)和原始状态转换表如8(b)所示。表中X为现输入，Ｓn为现态，Ｓn+1为次态，Ｚn为现输出。 第二步，状态简化。

状态之间都有一定的关系，所以有些状态可以合并为一个状态。哪些状态可以合并，哪些状态不可以合并？表中的任意两个或几个状态如果对于任意的输入序列，它们相应的输出都相同，这些状态称之为等价状态。等价状态可以合并为一个状态。如果对于任意的输入序列，它们相应的输出不完全相同，称之为不等价状态，不等价状态不能合并。

图8(b)表中状态进行一一比较可知，状态A和状态E是等价状态，可以合并为一个状态，合并后用A代替，得最简化状态表图9(b)表所示。

八、四位二进制同步计数器T1161的功能表如下（计数状态按

自然二进制码转换，QD为最高位，依次为QC、QB、QA。（QCC=T·QD·QC·QB·QA）

1. 分析下图所示电路功能（M=？）且写出态序表。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字电路习题库(4)在线全文阅读。