微机原理期末考试复习试题(3)

概括起来，主要有三种形式：A______并行；B______并行；C______并行。 5． 为了解决多个A______同时竞争总线，B______必须具有C______部件。

6． 磁表面存储器主要技术指标有：A______，B______，C______和数据传输速率。 7． DMA控制器按其A______结构，分为B______型和C______型两种。 8． 主存与cache的地址映射有A______，B______，C______三种方式。

三、（11分）设[X]

补

=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积

X·Y=？并用十进制数乘法验证。

四、（11分）指令格式如下所示。OP为操作码字段，试分析指令格式特点。

31 26 22 18 17 16 15 0 OP —— 源寄存器 变址寄存器 偏移量

五、（11分）如图B15.1（A）是某SRAM的写入时序图，其中R/W是读写命令控制线，

当R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中

写入时序的错误，并画出正确的写入时序图。 图B15.1

六、（11分）如图B15.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行

几重？并分析图中的中断过程。

图B15.2

七、（11分）证明：一个m段流水线处理器和具有m个并行部件的处理器一样具有同等

水平的吞吐能力。

八、（11分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区存

储512B。已知磁盘转速为360转/分，假设找道时间为10-40ms，今写入38040B，平均需要多少时间？最长时间是多少？

试卷一~~~五 解析与答案

本科生期末试卷一答案

一． 选择题

1．A 2．B 3．B 4．A 5．A 6．C 7．C 8．C、D 9．A 10．B

二．填空题

1．A．符号位S B．真值e C． 偏移值

2．A．内容 B．行地址表 C．段表、页表和快表

3．A．操作特性与功能 B．操作数的地址 C．二地址、单地址、零地址 4．A．存储器 B． 指令周期 C．一致 5．A．ISA B．EISA C．PCI

6．A．刷新 B．显示 C．ROM BIOS

7．A．页式 B．段式 C．段页式

8．A．指令周期 B．机器周期 C．时钟周期

三．解：图中所给的ALU只能进行算术运算，S0、S1用于控制B数送（B1-B4）原码或反

码，加法器输入与输出的逻辑关系可写为：Fi=Ai+（S0 Bi+Si Bi）+Cin i = 1，2，3，4由此，在S0，Si，Cin的各种组合条件下，输入A,B，Cin与输出F的算术关系列于下表：

输入 S0 S1 Cin 输出 F 0 0 0 A（传送） 0 0 1 A加0001 0 1 0 A 加 B

0 1 1 A减B（A加B 加0001） 1 0 0 A加B

1 0 1 A加B加0001 1 1 0 A加1111

1 1 1 A加1111加0001

四.解：因为X+Y=2Ex×（Sx+Sy） （Ex=Ey），所以求X+Y要经过对阶、尾数求和及规格

化等步骤。 （1） 对阶： △J=Ex－EY=（-10）（+10）（-100）则Sx右移4位，Ex+(100)2=(10)2=EY。2－2=2 所以Ex

（）

SX右移四位后SX=0.00001001，经过舍入后SX=0001，经过对阶、舍入后，X=2102×（0.0001）2

（2） 尾数求和： SX+SY

0． 0001（SX）

+ 0. 1011（SY） SX+SY=0. 1100 结果为规格化数。所以：

X+Y=2（10）2×（SX+SY）=2（10）2（0.1100）2=（11.00）2

五．

用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，

M2…，M7，每个模块32M×32位。它们各自具备一套地址寄存器、数据缓冲器，各自以等同的方式与CPU传递信息，其组成如图

图B11.2

六．解(1)流水线的操作时钟周期 t按四步操作中最长时间来考虑,所以t=100ns.

(2)两条指令发生数据相关冲突情况: ADD R1,R2,R3 ; R2+R3->R1 SUB R4,R1,R5 ; R1-R5->R4

两条指令在流水线中执行情况如下表所示: 时钟 1 指令 ADD SUB IF 2 ID IF 3 EX ID 4 WB EX 5 6 WB 7

ADD指令在时钟4时将结果写入寄存器堆(R1),但SUB指令在时钟3时读寄存器堆(R1).本来ADD指令应先写入R1,SUB指令后读R1,结果变成SUB指令先读R1,ADD指令后写R1,因而发生两条指令间数据相关.如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期(2×100ns).

(3)如果硬件上加以改进(采取旁路技术),可推迟1个操作时钟周期(100ns).

七． 解：PCI总线结构框图如下所示：

图B11.3

PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用： （1） 它连接两条总线，使总线间相互通信。

（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间

上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。

（3） 利用桥可以实现总线间的卒发式传送。

八、解：

图B11。4 图B11.4

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库微机原理期末考试复习试题(3)在线全文阅读。