基于SystemView锁相环的仿真与分析(8)

学院本科毕业设计（论文）

图3-5 控制信号

从图3-5中可明显的看出控制电压信号的走势。这是因为扫频信号源频率由高到低连续变化，为了使VCO跟踪该频率变化，低通滤波器输出的直流控制电压走势由高到低。此外图3-6波形显示VCO的输出信号频率与输入扫频信号完全同步，表明锁相环已处于锁定状态。

图3-6 扫频信号、VCO输出信号对比波形

3.3 锁相环的FM解调

锁相环在通信系统中最常见的应用是作为FM解调。

调制跟踪环本身就是一个FM解调器。它利用PLL良好的调制跟踪特性，使PLL跟踪输入FM信号瞬时相位的变化，从而从VCO控制端获得解调输出。锁相鉴频器的组成如图3-7所示。

若输入FM信号时，让环路通带足够宽，使信号的调制频谱落在带宽内，这时压控振荡器的频率跟踪输入信号的频率的变化而变化，可以简单地

32

学院本科毕业设计（论文）

认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略，因此任何瞬时，压控振荡器的角频率与FM波的瞬时角频率相等。

图3-7 鉴相鉴频器的组成

如图3-8所示是一个用简单一阶PLL实现的FM解调器。调制器(图符1)的调制增益为1Hz/V，载波频率为1000Hz，输入的是幅度为50V，频率为25Hz的正弦信号(图符0)。锁相环由乘法器(图符2)、低通滤波器(图符3)、压控振荡器(图符6)组成，其中鉴相器使用了乘法器型的的相位检测器；低通滤波器采用了贝塞尔低通滤波器，可以滤除由乘法器产生的倍频项；VCO简单地用了一个与信号载波频率一致的FM图符代替，其调制增益设为0.5Hz/V。图符4提供了160倍的增益作为环路补偿。

33

学院本科毕业设计（论文）

图3-8 用一阶PLL实现的FM解调器仿真电路图

图3-9 PLL解调器的输出波形图

34

学院本科毕业设计（论文）

图3-10 解调信号的频谱波形图

如果锁相环路进入锁定状态，VCO控制信号将控制压控振荡器的频率跟踪输入调频信号，此时控制信号应为输入FM信号的解调信号。

图符6输出的VCO控制信号如图3-9所示，该波形与所希望得到的解调信号波形一致,图3-10为解调信号的频谱波形图表明输出信号的频率为25Hz，正如我们估计得那样，锁相环在短暂的暂态后，输出的稳定的正弦波信号正是解调信号。

3.4本章小结

本章提出了在SystemView环境下的包括锁相频率合成器在内的各种锁相环路模型的全面设计方案，作者根据这些方案进行了成功的调试，并在最后的结论中提出了关于本次设计的若干设想。

35

学院本科毕业设计（论文）

第4章 SystemView 环境下的锁相频率合成器仿真

4.1 锁相环的下变频模型

在下变频模型中本机振荡器通过混频将VCO输出频率向下搬移。如图4-1所示在SystemView 中建立PLL的下变频模型。需要说明的是分频器(图符12)的输出波形为分频后的方波，使用低通滤波器(图符13)滤除方波中各种不需要的谐波成分后再作PLL的输入参考信号。

图4-1 锁相环的下变频模型

环路滤波器(图符4)采用理想积分滤波器，传输函数为H(s)=s+1/s。混频后经低通滤波器(图符9)滤除高频分量，保留差频信号输入鉴相器。

36

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库基于SystemView锁相环的仿真与分析(8)在线全文阅读。