77范文网 - 专业文章范例文档资料分享平台

异步串行接口电路及通信系统设计设计报告

来源:网络收集 时间:2019-01-10 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

2009级可编程逻辑

课程名称: 实验题目:学生姓名: YC开课学院: Bio开课时间: 2011课程设计

可编程逻辑设计

异步串行接口电路及通信系统设计 、SXL、ZY、YLJ、WJ 学院

至2012学年第二学期

重庆大学本科学生课程设计指导教师评定成绩表

学 院 年级 学生姓名 课程设计 题目 be学院 2009级 指导教师 专 业 Zxm. Wxp. BME YC、SXL、ZY、YLJ、WJ 异步串行接口电路及通信系统设计 指 导 教 师 评 语 课程设计 成绩 指导教师签名: 年 月 日

重庆大学本科学生课程设计任务书

课程设计题目 学院 BE学院 异步串行接口电路及通信系统设计 专业 BME 年级、班 09 BME 01、02班 设计要求: 设计一个能进行异步全双工串行通信的模块,该模块以固定的串行数据传送格式收发数据。 1) 每帧数据供10 位,其中 1位启动位,8位数据位,1位停止位 。 2) 波特率为:9600。 3) 收发误码率<1% 。 4) 实现与PC机的通信,PC机端采用串口调试助手。在 PC 机端,用串口调试助手发送和显示数据;在 FPGA 端,发送的数据来自于自建ROM内存储的数据,数据量为200,接受数据由串口调试助手发送,并由数码管显示接受数据值。 学生应完成的工作: (1) 程序的编写,完成功能的仿真; (2) 利用SIGNALTAP完成在线的仿真及调试,使达到设计要求。 (3) 实验报告的书写。 参考资料: [1] 潘松,黄继业 EDA技术使用教程 科学出版社 2006.6 [2] 何伟 现代数字系统实验及设计 重庆大学出版社 2005.9 [3] 李素梅 基于FPGA的ROM设计问题 [期刊论文]-信息技术 2010(3):87-93 [4] 刘进海,刘志博,马力 基于RS- 232 异步串行通信接口通用通信协议的设计与实现 [期刊论文]-现代电子技术 1998(7):8-10 [5] 刘兰石,郭建英,王长清 异步串行通信接口电路的VHDL语言设计 新乡师范高等专科学校学报 2003.9(5):30-32 课程设计工作计划: 6月25日—6月26日:资料的查询; 6月27日—6月29日: 程序的书写; 6月30日—7月2 日 :程序的调试,达到最终的目的; 7月3 日— 7月5日 :报告的书写。 任务下达日期 2012 年 6 月 25 日 完成日期 2012 年 7 月 6 日 指导教师 (签名) 学生 (签名) 说明:1、学院、专业、年级均填全称。 2、本表除签名外均可采用计算机打印。本表不够,可另附页,但应在页脚添加页码。

摘要

摘要

通用串口是远程通信接口,在数字系统使用很普遍,是一个很重要的部件。本论文使用VHDL语言描述硬件功能,并适当借助Verilog HDL语言,利用QuartusII9.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART(通用异步收发器)的各个模块。其中包括波特率发生器,程序控制器,UART数据接收器和UART数据发送器,本文采用的外部时钟为50MHZ,波特率为9600。在QuartusII 9.0环境下进行设计、编译和仿真。最后的程序编译仿真结果及硬件测试结果表明系统设计完全正确。

关键字:VHDL; Verilog HDL;UART; 帧格式; FPGA;异步通信

I

摘要

Abstract

In this paper, the use of hardware description languages VHDL function, the Verilog HDL language ,the use of Altera's FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver data and the UART transmitter data. QuartusII 9.0 and Modelsim6.0 in environment design, compilation, simulation and downloading. Finally, simulation results show that the procedures for compiling data entirely correct.

Key words: VHDL; VerilogHDL; UART; frame format; FPGA;

Asynchronous Communication

II

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库异步串行接口电路及通信系统设计设计报告在线全文阅读。

异步串行接口电路及通信系统设计设计报告.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/419742.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: