计算机体系结构

计算机体系结构

什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，设M1的命中率为h，两个存储系统的存储容量分别为s1和s2，访问速度分别为t1和t2，每千字节的价格分别为c1和c2。

在什么条件下，整个存储系统的每千字节的平均价格会接近于c2？ 写出这个存储系统的等效访问时间ta的表达式。

假设存储系统的访问效率e=t1/ta，两个存储系统的速度比r=t2/t1。试以速度比r和命中率h来表示访问效率e。

如果r=100，为了使访问效率e>0.95,要求命中率h是多少？

对于上一问所要求的命中率实际上很难达到。假设实际的命中率只能达到0.96。现在用一种缓冲技术解决这个问题。当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2中取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M2中取到M1中的数据块的大小）

答：

两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个系统。这个系统对应用程序员透明，并且，从应用程序员看，它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等，单位容量的价格接近最便宜的那个存储器。

s1<

Ta=h·T1+(1-h)·T2

E=1/(1-h)r+h??????*

将r=100代入*式得到h>99.946%

（1-0.96）/(n*5)=1-0.9995==>n=16 二

由三个访问速度、存储容量和每位价格都不相同的存储器构成一个存储系统，其中，M1靠近

M1 (T1,S1C1) M2 (T2,S2C2) M3 (T3,S3C3) CPU。回答下列问题：

写出这个三级存储系统的等效访问时间T，等效存储容量S和等效每位价格C的表达式。 在什么条件下，整个存储系统的每位平均价格接近于C3？ 答：

T=T1；S=S3；C=C3 S3>>S2

三

要求设计一个由Cache和主存储器构成的两级存储系统，已知Cache的容量有三种选择：64K

字节、128K字节、256K字节，他们的命中率分别为0.7、0.9、0.98。主存储器的容量为4M字节。并假设两个存储器的访问时间分别为t1和t2，每字节的价格分别为c1和c2。如果c1=20c2，t2=10t1。

在t1=20ns的条件下，分别计算三种Cache的等效访问时间。

如果c2=0.2美元/千字节，分别计算三种Cache每字节的平均价格。 根据三种Cache的等效访问时间和每字节的平均价格排列次序。 根据等效访问时间和平均价格的乘积，选择最优设计。

答：

T64K=0.7·20+0.3·200=74ns；T128K=0.9·20+0.1·200=38ns；T256K=0.98·20+0.02·200=23.6ns

C64K=（4·64+0.2·4000）/4064=0.26$/KB；C128K=(4·128+0.2·4000)/4128=0.32$/KB C256K=(4·256+0.2·4000)/4256=0.43$/KB；

74·0.26=19.24 38·0.32 =12.16 23.6·0.43=10.148==>256Kcache的方案最优 四

对于一个由Cache和主存储器构成的两级存储系统，已知Cache的容量s1=512字节， 主存储器的容量s2未知；Cache的命中率为h=0.95；Cache的访问时间t1=20ns,主存的访问时间t2未知；Cache的价格c1=0.01美元/字节，主存的价格c2=0.5美元/千字节。要求两个存储器的总价格不能超过15000美元。

在不超过预算的范围内，可能得到的主存的最大容量是多少？

为了使这个两级存储系统的等效访问时间达到40ns，主存的访问时间t2应该是多少？ 答：

（15000-0.01*512）/0.5=30MB(大约)

0.95·20+(1-0.95)·t2=40ns==>t2=420ns

五

假设程序中出现转移并且转移成功的概率为0.1，设计一个采用地位交叉方式访问的多体存储器，要求每增加一个存储体在一个存储周期中能够访问到的平均指令条数增加0.2条以上，请计算最多的并行存储体的个数。

根据存储体的加速比B转移概率λ和交叉存储体的个数m之间的关系： 答：

B=(1-(1-λ)m)/λ

B=10*(1-0.9m)

由上式求出m的最大值为16。

六

一台处理机的运算速度为1GIPS,每执行一条指令平均需要取指令一条和读/写数据两个，输入输出系统对存储器的访问可以忽略不计。主存储器采用DRAM芯片，工作周期为150ns，请设计存储系统方案，可以采取哪些措施来匹配存储器与CPU之间的速度差距？每一种措施大概能弥补多少倍？

答：

CPU频带宽度：（1+2）*1000MW/s=3000 MW/s DRAM频带宽度：6.67MW/s 前者大概是后者的450倍

由三条途径可以解决存储器的频带平衡问题：

第一种是多个存储器并行工作，例如并行访问存储器和交叉访问存储器，其加速比一般不会超过10。

第二种是设置各种缓冲存储器，例如先行缓冲栈、后行写数栈，通用寄存器等。加速比一般也不会超过10

第三种是采用Cache存储系统，一般有两级，如果调度方法适当，可以大大提高系统的加速比。 七

有16个存储器模块，每个模块的容量为4M字节，字长为32位。现在要用这16个存储器模块来构成主存，有如下几种组织方式： 16个存储器采用高位交叉方式构成存储器 16个存储器构成并行访问存储器

16个存储器采用低位交叉方式构成存储器 2路高位交叉8路低位交叉构成存储器 4路高位交叉4路低位交叉构成存储器 4路并行访问4路低位交叉构成存储器 问：

写出各种存储器的地址格式 比较各种存储器的优缺点

不考虑访问冲突，计算各种存储器的频带宽度 画出各种存储器的逻辑示意图 答：

存储器按字节寻址。16个存储器模块==>4位地址；4M字节容量==>22位地址。 16个存储器采用高位交叉方式构成存储器：

4位 22位 模块地址 模块内字节地址 16个存储器构成并行访问存储器： 22位 4位 模块内字节地址 选模块 16个存储器采用低位交叉方式构成存储器：

22位 4位 模块内字节地址 模块地址 2路高位交叉8路低位交叉构成存储器： 1位 22位 3位 选存储体 模块内字节地址 选模块 4路高位交叉4路低位交叉构成存储器

2位 22位 2位 选存储体 模块内字节地址 选模块 4路并行访问4路低位交叉构成存储器

2位 22位 2位 选模块 模块内字节地址 选模块 低位交叉存储器若采用流水线工作方式，一次能够取出一个数据块，带宽较高，但是如果一个存储器模块出错，整个存储体都无法正常工作，容错能力较差。高位交叉存储器一个模块出现故障其他模块仍然能够正常工作，容错能力较好，但如果所读的数据地址是连续的，则一个存储周期就只能读出一个存储字，带宽较低。并行存储器的并行性高，一个周期能同时读出多个数据，但是冲突大。

存储器按字节编址，按字存取。

16个存储器采用高位交叉方式构成存储器：

因为是高位交叉所以一个存储周期只能读出一个存储字B=10MW/s 16个存储器构成并行访问存储器：

一个周期能读出16个存储字B=160 MW/s 16个存储器采用低位交叉方式构成存储器: 一个周期能读出16个存储字B=160 MW/s 2路高位交叉8路低位交叉构成存储器： 一个周期能读出8个存储字B=80 MW/s 4路高位交叉4路低位交叉构成存储器: 一个周期能读出4个存储字B=40 MW/s 4路并行访问4路低位交叉构成存储器 一个周期能读出16个存储字B=160 MW/s

MBA 存储体0 MBR 存储体1 ...16个 MBR 存储体15 MAR MAR MAR ? 译码器

（高4位） 存储器地址寄存器（低22位） 高位交叉访问存储器的结构 MBR 存储体0 MBR MBR 存储体15 存储体1 ...16个 MAR MAR MAR ? 存储器地址寄存器（高22位） 低位交叉访问存储器的结构

（低4位） 译码器

数据寄存器MBR 存储体 （m字×w位） 地址寄存器MAR MBR 多路选择器 ?? ?? ??? 存储体（4M字节×128位） MAR22位 4 一般存储器 并行访问存储器

八

一个4*4的矩阵，要求在一个存储周期内实现按行、按列、按对角线和按反对角线的无冲突访问。至少需要多少个存储体？写出矩阵的各元素在存储体中的存放位置。 ① 00 01 02 03 00 00 00 01 00 10 00 10 11 12 13 01 00 01 01 01 10 01 20 21 22 23 10 00 10 01 10 10 10 30 31 32 33 11 00 11 01 11 10 11 ③iH ? iL 0 0 0 0 00 00 00 01 00 10 00 1 1 1 1 01 00 01 01 01 10 01 1 1 1 1 10 00 10 01 10 10 10 0 0 0 0 11 00 11 01 11 10 11 ⑤2（iL ? jH）＋（iH ? iL ? jL） 0 1 2 3 00 00 00 01 00 10 00 3 2 1 0 01 00 01 01 01 10 01 1 0 3 2 10 00 10 01 10 10 10 2 3 0 1 11 00 11 01 11 10 11 九

一个页式虚拟存储器的虚存空间大小为4GB,页面大小为4KB，每个页表存储字要占用4个字节。

计算这个页式虚拟存储器需要几级页表？

②2（iL ? jH） 0 0 00 00 00 01 2 2 01 00 01 01 0 0 10 00 10 01 2 2 11 00 11 01 ④iH ? iL ? jL 0 1 00 00 00 01 1 0 01 00 01 01 1 0 10 00 10 01 0 1 11 00 11 01 结果： 00 10 00 00 00 01 31 21 01 00 01 01 12 02 10 00 10 01 23 33 11 00 11 01 2 00 0 01 2 10 0 11 0 00 1 01 1 10 0 11 20 00 11 01 32 10 03 11 2 00 0 01 2 10 0 11 1 00 0 01 0 10 1 11 30 00 01 01 22 10 13 11 11 11 11 11 10 10 10 10 11 11 11 11 11 11 11 11 10 10 10 10 11 11 11 11 11 11 11 11 10 10 10 10 11 11 11 11

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库计算机体系结构在线全文阅读。