LD 接 74LS192 的预置数控制端, 当开关 S1接地时 , LD=0,74LS192 进行置数 ; 当 S1接高电平时, LD=1,74LS192 处于计数工作状态 , 从而实现功能②的要求,当然本设计只要将启动信号直接加到置数端,见图2-2。图2-8 是时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与禁止。当定时时间未到时 ,74LS192 的借位输出信号路 , BO2=1, 则 CP 信号受 “暂停 / 连 续” 开关S2的控制 , 当S2处于“暂停” 位置时 ,或门输出 0 , 计数器暂停计数 ; 当S2 处于 “连续”位置时 , 或门输出 1, 计数器在 CP 作用下 , 继续累计计数。 当定时时间到时BO2 =0, D触发器备置 1,Q’=0,此时计数器保持零状态不变。从而实现了功能③、④的要求。至于功能①的要求, 可通过控制 74LS192 的异步清零端CR 实现。
2.3.4 译码显示模块
此模块主要是由74LS48译码器和共阴极七段LED显示器组成,通过计数器加到译码器,从而实现共阴极七段LED显示器从30递减到零的计数显示功能。
1. 74LS48是七段显示译码器,其
管脚图如下图2-9所示。现将各管脚功能
介绍一下:
A、B、C、D是BCD码的输入端;
a,b,c,d,e,f,g是输出端; 试灯输入端LT:低电平有效。当LT
=0时,
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库篮球竞赛24秒计时器设计报告(13)在线全文阅读。
相关推荐: