FPGA直接控制ADC0809对模拟信号进行采样(5)

当current_state为st1时，ale为高电平1--此时地址锁存信号开启，允许外界模拟信号的输入。当current_state为st2时，start为高电平1--此时启动模数转换。当current_state为st3时,ale,start,oe,lock与初始状态相同，此时eoc刚好是下降沿，启动采样。当current_state为st4时，ale,start,oe,lock与初始状态相同，如图中所示等待eoc的上升沿来临停止采样。当current_state为st5时，oe为高电平1--此时三态缓冲寄存器打开、数据输出。当current_state为st6时，lock为高电平1--此时将d中的数据锁存入q中。至此一个循环完成，以下类似。

6.2分频模块仿真及分析

分频模块的仿真步骤与采样控制模块类似，其顶层原理图如下图4.10所示：

图4.10 分频模块的顶层原理图

对分频模块建立的激励测试文件如下图4.11所示：

图4.11 分频模块的激励测试文件

分频模块的测试激励文件不需要预置输入，输入即为时钟(这里的时钟频率为32MHz)。对其进行仿真如下图4.12所示：

图4.12 分频模块的仿真结果

为了看到仿真结果，程序中设置循环次数为4，即输入时钟每经过4个上升沿触发之后，输出时钟输出一个上升沿，即对输入时钟进行4分频。仿真图4.12中shuout是通过上升沿触发计数，以输出不同的8位二进制数，这里为可看到仿真结果，将计数个数设为10，即满10个上升沿，输出的8位二进制数加一。由上所述可知，在实际操作中，根据自己的需要只需改几个数值即可，无需对硬件做任何的修改，这也是软件设计的优越之所在。 6.3输出显示模块仿真及分析 6.4顶层模块仿真及分析

顶层模块的仿真步骤与采样控制模块类似，其顶层原理图如下图4.16所示：

图4.16 顶层模块的顶层原理图

输出显示模块的测试激励文件预置输入如上图4.18所示。对其进行仿真如下图4.19所示：

图4.19 顶层的仿真结果

在图4.19的仿真波形图中可以看到：当时钟上升沿触发时，将next_current中的状态送入current_state中。当current_state为st0时，ale为低电平0--此时地址锁存信号无效，外界没有模拟信号输入；start为低电平0--此时还没有启动模数转换；oe为低电平0--此时三态缓冲寄存器没打开、无数据输出；lock为低电平0--此时无数据锁存功能；此状态称为初始状态，后面的其它状态只需判断与初始状态不同的部分即变化的信号。当current_state为st1时，ale为高电平1--此时地址锁存信号开启，允许外界模拟信号的输入。当current_state为st2时，start为高电平1--此时启动模数转换。当current_state为st3时,ale,start,oe,lock与初始状态相同，此时eoc刚好是下降沿，启动采样。当current_state为st4时，ale,start,oe,lock与初始状态相同，如图中所示等待eoc的上升沿来临停止采样。当current_state为st5时，oe为高电平1--此时三态缓冲寄存器打开、数据输出。当current_state为st6时，lock为高电平1--此时将d中的数据锁存入q中,同时将q中的数据由dout输出、由gaoout译码输出q中的高四位二进制数据、由ddout译码输出q中的低四位二进制数据。至此一个循环完成，以下类似。

结束语：

由于数字电子技术的迅速发展，把模拟电量转换成数字量输出的接口电路-A/D 转换器是现实世界中模拟信号向数字信号的桥梁，是电子技术发展的关键和瓶所在。尤其是计算机在自动控制、自动检测以及许多其他领域中的广泛应用，数字电路处理模拟信号的情况也越来越普遍。数字电路处理模拟信号就是把模拟信号转换成相应的数字信号输出。在A/D转换器中因为输入的模拟信号在时间上是连续的，而输出的数字信号是离散的，所以转换只能在一系列选定的瞬间对输入的模拟信号取样，然后再把这些取样值转换成输出的数字量。大规模集成电路芯片ADC0809是一种由单一+5V 电源供电, 采用逐次逼近转换原理, 能够对0～+5V的8路输入模拟电压进行分时转换的通用型可编程模数转换器，利用可编程逻辑器件FPGA对其进行采样控制是本设计核心。

在设计中，利用硬件描述语言—VHDL编程时，曾经遇到过一些比较棘手的问题，通过图书馆看相关的书籍以及上网查资料学到了很多，最后采用状态机进行设计，体会到利用状态机进行设计的优越性。在做下载时，遇到了好多问题，在老师和同学的帮助下分析问题，最后成功的解决了问题，从中学到了不少东西，收获了许多。

参考文献

[1] 王诚，薛小刚等.FPGA/CPLD设计工具xilinx ISE使用详解[M].北京:人民邮电出版社.2005.1

[2] 邹其洪，李宗伦，黄志伟等.VHDL/FPGA数字系统计算机仿真实验[M].吉林:吉林科学出版社.2006.12

[3] 高光天编著.模数转换器应用技术[M].北京:科学出版社.2001.1

[4] 金革编著.可编程逻辑阵列FPGA和CPLD[M].北京:中国科技大学出版社.1996

[5] 杨恒，李爱国，王辉，王新安等.FPGA/CPLD最新实用技术指南[M].北京:清华大学出版社.2005.1

[6] 徐志军，徐光辉.CPLD/FPGA的开发与应用[M].北京:电子工业出版社.2002

[7] 朱明程编著.FPGA原理及应该设计[M]. 北京:电子工业出版社.1994

[8] 侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路[M].西安:西安电子科技大学出版社.1999

[9] 褚振勇，翁木云.FPGA设计及应用[M]. 西安:西安电子科技大学出版社.2002

[10] 蒋璇，藏春华等. 数字系统设计与PLD应用技术[M].北京:电子工业出版社.2001 [11] 求是科技编著.CPLD/FPGA应用开发技术与工程实践[M].北京:人民邮电出版社.2005 [13] 金雁飞，唐俊翟.数字电路与逻辑设计[M].北京:冶金工业出版社.2004.9 [14] 康华光编著.电子技术基础（数字部分）[M].北京:高等教育出版社.1987 [15] 黄志伟，王彦等.FPGA系统设计与实践[M].北京:电子工业出版社.2005 [16] 潘松，黄继业编著.EDA技术实用教程[M].北京:科技出版社.2005.2

[17] 董文，徐子亮，李世祥译.国外 常用A/D、D/A转换器集成电路使用手册（第二卷）[M].广州经济技术开发区电脑系统工程公司.

[18] 乔长阁，王小军译.VHDL简明教程[M].北京:清华大学出版社.1997.10

[35] G. Promitzer. 12-b Low-Power Fully Differential Switched Capacitor Noncalibrating Successive Approximation ADC with 1MS/s[J]. IEEE J. Solid-State Circuits, 2001,36（7）:1138-1143.

[36] Michael Choi, Asad A. Abidi. A 6-b 1.3-G sample/s A/D Converter in 0.35μm CMOS[J].

IEEE J. Solid-State Circuits, 2001（36）:1847-1858.

[37] Peter C. S., Scholtens, Maarten Vertregt. A 6-b 1. 6-G sample/s Flash ADC in 0.18μm CMOS using averaging termination[J]. IEEE J. Solid-State Circuits, 2002,（37）: 1599-1609.

[38] S. Mortezapour, E. Lee. A 1-V 8-bit succesive approximation ADC in standard CMOS process[J]. IEEE J. Solid-State Circuits, 2000,35（4）:642-646.

[39] G. Promitzer. 12-b Low-Power Fully Differential Switched Capacitor Noncalibrating Successive Approximation ADC with 1MS/s[J]. IEEE J. Solid-State Circuits, 2001, 36（7）:1138-1143.

谢辞

本文从拟定题目到定稿，历时数月。在本论文完成之际，首先要向我的导师马上老师致以诚挚的谢意。在论文的写作过程中，马老师给了我许许多多的帮助。他对工作的积极热情、认真负责、有条不紊、实事求是的态度，给我留下了深刻的印象，使我受益非浅。马老师学识渊博、治学严谨，平易近人，在马老师的悉心指导中，对学生在毕业设计中出现的问题能够给以及时热心的指点，使我不仅拓宽了知识面，更使我在发现问题、分析问题、解决问题等各方面的能力都有了一个明显的提高。同时，我从马老师身上学到了许多为人处世的道理，我想这些将对我今后的发展产生深远的影响。在此我谨向马老师表示衷心的感谢和深深的敬意。

同时，我要感谢我们学院给我们授课的各位老师，正是由于他们的传道、授业、解惑，让我学到了专业知识，并从他们身上学到了如何求知治学、如何为人处事。我也要感谢我的母校南华大学，是她提供了良好的学习环境和生活环境，让我的大学生活丰富多姿，为我的人生留下精彩的一笔。另外，衷心感谢我的同窗同学们，在我毕业论文写作中，与他们的探讨交流使我受益颇多；同时，他们也给了我很多无私的帮助和支持，我在此深表谢意。 大学生活即将结束，回想过去的点点滴滴，使我深刻感受到的温暖正是诸位师长给我的关心和朋友给予我的无私帮助，我收获颇多。因此，我要在这里向那些给与我帮助和关怀的人们表示衷心的感谢！

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库FPGA直接控制ADC0809对模拟信号进行采样(5)在线全文阅读。