嵌入式视频监控系统的FPGA图像处理子系统设计(18)

学位论文

２ＦＰＧＡ的结构与设计原则硕士论文ＦＰＧＡ一般触发器资源比较丰富，所以在编写代码时候应尽量使用触发器。

ＦＰＧＡ基本由可编程输入、输出单元、基本可编程逻辑单元、嵌入式块ＲＡＭ、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等６部分组成。把握系统原则就要求设计者根据设计类型与资源评估合理地完成器件选型，然后充分发挥所选器件的各部分的最大性能，对器件整体上有个优化的组合与配置方案。

２．４．４同步设计原则

同步时序设计是ＦＰＧＡ设计的最重要原则之一【１９】。在设计电路时，可以有异步电

路和同步电路两种实现方法。异步电路使用组合逻辑电路实现，没有统一的时钟信号，容易产生毛刺和竞争冒险；同步时序电路使用组合逻辑和触发器实现电路功能，主要信号和输出信号都由时钟驱动触发器产生，能够避免毛刺，信号稳定。

从资源使用方面考虑，推荐使用同步设计。虽然在ＡＳＩＣ设计中同步电路比异步

电路占用的面积大，但是在ＦＰＧＡ中，是以逻辑单元衡量电路面积的，所以同步设计并不比异步设计浪费资源。

从延迟设计方面考虑，异步电路的延时靠门延时来实现，比较难预测；同步电

路使用计数器或触发器实现延时。．

同步设计时钟信号的质量和稳定性决定了同步时序电路的性能，ＦＰＧＡ的内部

有专用的时钟资源，如全局时钟布线资源、专用的时钟管理模块ＤＵＬ、ＰＬＬ等。

目前商用的ＦＰＧＡ都是面向同步的电路设计而优化的，同步时序电路可以很好

地避免毛刺，提倡在设计中全部使用同步逻辑电路。特别需要注意的是，不同的时钟域的接口需要进行同步。

综上所述，现代可编程逻辑器件设计适合采用同步时序设计方式。

２．５可编程逻辑常用设计思想与技巧

２．５．１乒乓操作

“乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作如图所示。

…黼蛔ｂ捅八致琚

流选择

单元罗数据缓冲模块ｌ—仑∥输出数据流选择单元

ＭⅨ

２选１ⅦⅨ＿八．啼键嚣叫数据缓冲

模块１峰ｋ２选１

１４

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库嵌入式视频监控系统的FPGA图像处理子系统设计(18)在线全文阅读。