嵌入式视频监控系统的FPGA图像处理子系统设计(17)

学位论文

硕士论文嵌入式视频监控系统的ＦＰＧＡ图像处理子系统设计

面积和速度的互换是ＦＰＧＡ设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能跑的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计的频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并＂转换的思想进行处理，在芯片输出模块处再对数据进行并串转换。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。在具体设计中，应根据具体性能指标要求，在保证系统功能和性能的同时，降低资源消耗从而降低功耗和成本。

２．４．２硬件原则

硬件原则主要针对ＨＤＬ代码编写而言。首先应该明确ＦＰＧＡ所采用的硬件描述语言（ＨＤＬ）同软件语言（如Ｃ、Ｃ＋＋等）是有本质区别的。以Ｖｅｒｉｌｏｇ语言为例，虽然Ｖｅｒｉｌｏｇ很多语法规则和Ｃ语言相似，但是Ｖｅｒｉｌｏｇ作为硬件描述语言，它的本质作用在于描述硬件，它的最终实现结果是芯片内部的实际电路，所以评判一段ＨＤＬ代码的优劣的最终标准是其描述并实现的硬件电路的性能（包括速度和面积两个方面）［１８】。

硬件原则的另外一个重要理解是“并行＂和“串行＂的概念。一般来说硬件系统比软件系统速度快，实时性高。其中一个重要原因就是硬件系统中各单元的运算是独立的，信号流式并行的。而Ｃ语言编译后，其及其指令在ＣＰＵ的高速缓冲数列中基本是顺序执行的，即使有一些并行处理的技术，也是在一定程度上十分有限的。所以在写ＨＤＬ代码的时候，应该充分理解硬件系统的并行处理特点，合理安排数据流的时序，提高整个设计的效率。

另外，Ｖｅｒｉｌｏｇ作为一种ＨＤＬ语言，对系统行为的建模方式是分层次的，比较重要的层次有系统级、算法级、寄存器传输级、逻辑级、门级和电路开关级等。系统级和算法级与Ｃ语言更相似，可用的语法和表现形式也更丰富。自ＲＴＬ级以后，ＨＤＬ语言的功能就越来越侧重于硬件电路的描述，可用的语法和表现形式的局限性也越大。

２．４．３系统原则

系统原则包含两个层次的含义，更高层面上看，是一个硬件系统，一块单板如何进行模块划分与任务分配，什么样的算法和功能适合放在传统ＦＰＧＡ里面实现，什么样的算法和功能适合放在ＤＳＰ、ＣＰＵ里面实现，或者在使用内嵌ＣＰＵ和ＤＳＰＢｌｏｃｋ的ＦＰＧＡ中如何划分软硬件功能，以及ＦＰＧＡ的规模估算数据接口设计等；具体到ＦＰＧＡ设计就要求对设计的全局有个宏观的合理安排，比如时钟域、模块复用、约束、面积和速度等问题。

一般来说，实时性要求高、频率快的功能模块适合使用ＦＰＧＡ实现。使用ＦＰＧＡ设计时，应对芯片内部的各种底层硬件资源、可用的设计资源有一个较深刻的认识。比如１３

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库嵌入式视频监控系统的FPGA图像处理子系统设计(17)在线全文阅读。