77范文网 - 专业文章范例文档资料分享平台

EDA实验指导书 - 图文

来源:网络收集 时间:2020-06-06 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

EDA实验与实践讲义

前 言

〈〈EDA技术〉〉是电子、通信、自动化、计算机等电类专业的一门实践性很强的重要课程,为了配合理论教学,方便学习,加强实践环节,结合实际编写了〈〈EDA实验与实践讲义〉〉。本讲义力求体现“少而精”的原则,共编写了十二个实验,其中基础实验七个,综合实验五个。基础实验包含了常见模块设计,并尽可能应用不同方法设计同一功能的模块,通过对比更好地掌握相应的设计技术。考虑到目前两大IEEE标准语言都有比较广泛的应用,许多实验不但用VHDL语言编写,而且也给出了相应的Verilog HDL源程序,旨在更好地学习这两种语言,

本讲义所有源程序均经过编译、仿真,绝大多数实验通过下载验证,符合设计要求,尽管如此,由于时间仓促,书中难免有错误和不妥之处,恳请读者批评指正,提出宝贵意见。

电子教研室 熊兴中

2003年3月1日

VHDL&Verilog HDL

1

EDA实验与实践讲义

实验一 PLD的开发及应用基础

一、实验目的

通过一个简单的一位全加器的设计,初步了解PLD设计的一般方法及有关MAX+plusII软件的基本操作和使用,为EDA技术的进一步学习打下一定的基础。 二、实验器材

1、AEDK_EDAII实验机及其附件 一台; 2、计算机:Pentium或相应处理器以上,有一个空余的并行口 一台; 三、实验步骤

第一部分 原理图设计法 (一)设计输入:

1、软件的启动:进入WINDOWS操作系统,打开MAX+plusII软件,如图1-1所示。

图1-1

2、启动File\\New菜单,弹出设计输入选择窗口,如图1-2所示。

图1-2

3、在四种输入法中,最常见的主要有原理图输入和文本输入,这儿先用原理图输入,选择

Graphic Editor File,单击OK 按钮,打开原理图编辑器,进入原理图设计输入电路编辑状态,如图1-3所示。本实验的HDL设计在第二部分介绍。

VHDL&Verilog HDL 2

EDA实验与实践讲义

图1-3

4、设计输入 1)、放置一个器件在原理图上

a、在原理图的空白处双击鼠标左键,出现图1-4所示。

图1-4

b、在光标处输入元件名称或用鼠标双击元件库然后点取元件,按下OK即可;也可直接用鼠标双击元件库(Prim为基本GATE,FF,GND,VCC,INPUT,OUTPUT等的库;mf为MSI的

库;Mega_lpm为参数化兆功能模块库;还有用户自己的库等)然后双击元件列表中的元件即可。 C、若按放相同的元件,只需按住Ctrl键,同时用鼠标拖动该元件复制即可;也可按一般Windows图形编辑器的操作“选中——复制——粘贴”。 d、重复a至c,输入图中其它符号,如图1-5所示。

VHDL&Verilog HDL 3

EDA实验与实践讲义

图1-5

2)、添加连线到器件的管脚上:

把鼠标移到元件引脚附近,则鼠标光标自动由箭头变为十字,按住鼠标左键拖动,即可画

出连线,如图1-6所示。

图1-6 3)、标记输入/输出端口的属性

双击输入/输出端口的“PIN-NAME”,当其变成黑色时即可输入标记符号并回车确认,如

图1-7所示。

VHDL&Verilog HDL 4

EDA实验与实践讲义

图 1-7

4)、保存原理图

单击保存按钮图标(在此之前最好自己新建一个文件夹),对于新建的文件,出现类似文

件管理器的图框,选择保存路径,文件名称保存原理图,其扩展名为.gdf,本实验中取名为quanjia.gdf,至此,已完成了一个电路的原理图设计输入的整个过程。 (二)电路的编译和适配

1、设置所设计的项目为当前文件

点击File\\Project\\set project to current file,这一步相当重要,特别是当有多个项目文件时

尤其重要,只有进行了这一步,窗口顶部显示的才是你所要处理的项目。 2、选择芯片型号

点击Assign\\Device菜单选择芯片,本实验我们选择CPLD芯片,如MAX7000S系列的EPM7128LC84-6芯片,如图1-8所示;若选择FPGA 芯片,如FLEX10K系列的EPF10K10LC84-4,则先选择器件系列再选择具体器件。

图1-8 3、编译适配

启动MAX+plusII\\Complier菜单,按start开始编译,并显示编译结果,生成下载文件。

若为CPLD 则为*.pof文件,若为FPGA则为*.sof文件,以备下载时调用,同时生成的*.rpt报告文件以便查看编译结果。如有错误则会显示在信息窗口中,双击对应的错误条则会打开原理图编辑器且在图中错误已以红色标注,修改后存盘又重新按start,直到全部错误被排除为止,如图1-9所示。

VHDL&Verilog HDL 5

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库EDA实验指导书 - 图文在线全文阅读。

EDA实验指导书 - 图文.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/1094487.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: