QPSK全数字接收机定时同步环路

定时同步

2009年第12期，第42卷 通 信 技 术 Vol.42，No.12,2009 总第216期 Communications Technology No.216,Totally

QPSK全数字接收机定时同步环路

马 晶， 周 冲， 晏 辉

（电子科技大学 通信抗干扰技术国家级重点实验室，四川 成都 610054）

【摘 要】将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路，并对构成环路的其他部分，环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真，证明上述算法具有良好的性能，可以很好的解决定时同步问题，并在FPGA上实现整个环路设计方案，使得数字解调的硬件实现具有良好的灵活性和可移植性。

【关键词】定时同步；内插滤波器；定时误差检测算法

【中图分类号】TN911.8 【文献标识码】A 【文章编号】1002-0802(2009)12-0004-03

Timing Synchronization Loop for QPSL All Digital Receiver

MA Jing， ZHOU Chong， YAN Hui

（State Key Lavb. for Anti-interference Communication Technologies,

University of Electronic Science and Technology of China, Chengdu Sichuan 610054, China）

【Abstract】This paper proposes a scheme of timing synchronization loop for QPSK all digital receiver. The cubic Lagrange polynomial interpolation algorithm and Gardner’s algorithm of timing error detector, are utilized, and other parts of the timing synchronization loop——loop filter and numerical control oscillator are analyzed. The methods of implementation are also given in this paper. Simulation results indicate that the SER performance of Lagrange interpolation algorithm is excellent, and the proposed scheme is a good solution for timing synchronization. The loop design is implemented on FPGA, and a flexible and portable method for hardware implementation of digital demodulation is provided.

【Key words】timing synchronization; Interpolator; Gardner’s algorithm of timing error detector

0 引言

同步技术是全数字接收机系统中的一项关键技术[1-2]。本文主要讨论定时同步技术在数字卫星通信接收机中的应用。根据Gardner的结论[3]，内插恢复电路可以从采样序列中恢复出最佳采样点的值。本文的系统采样时钟频率为符号率的4倍，定时同步环路由内插滤波器器，定时误差检测器，环路滤波器以及数控振荡器组成。信号经过内插后，每个符号内有两个采样点，再进行时钟误差提取，得到的误差信号经过环路滤波器后送给NCO，最后控制内插完成同步。下面，分别介绍其中的模块。

收稿日期：2008-09-27。

基金项目：国家基金863计划（编号：2006AA01Z269）。 作者简介：马 晶（1982-），男，硕士研究生，主要研究方向为移动

与扩频通信系统；周 冲（1984-），男，硕士研究生，主要研究方向为移动与扩频通信系统；晏 辉（1982-），男，博士研究生，主要研究方向为低信噪比条件下的同步技术。

1 内插滤波器

内插滤波器器实际上实现的是抽样率转换，设内插滤波

器冲激响应的连续形式hI(t)，采样信号x(mTs)经过内插滤波器后的输出为

y(t)=åx(mTs)hI(t-mTs)， （1）

m

再对y(t)以Ti为间隔采样得到y(kTi)，则

y(kTi)=åx(mTs)hI(kTi-mTs)， （2）

m

m为输入序列下标，定义滤波器下标为

i=int[kTis]-m， （3）再定义

mk=int[kTis]， （4）

mk=kTis-mk， （5） 其中mk为内插基点，mk为插值相位，即最佳内插时刻与内插基点之间的分数间隔，mkÎ[0,1)，即有

4

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库QPSK全数字接收机定时同步环路在线全文阅读。