数字电子电路与逻辑 刘可文主编 第五章 组合逻辑电路 答案(2)

数字电子技术基础习题解答

图5-11所示，试分析电路的工作原理，EI2应输入高电平还是低电平？

图5-11 题5-12 逻辑电路图

解：根据74LS148集成优先编码器的逻辑功能，使能输入端EI端输入低电平时，可以进行编码输入，如果此时存在编码输入信号，则编码器输出编码对应的信号（低电平有效），同时输出使能端EO输出高电平，标志位GS端输出低电平。如果此时无编码输入信号，则EO端输出低电平，GS端输出高电平。根据电路连接的情况，编码的优先输入为I15，依次到I0。EI2输入低电平时，编码器首先是对I15～I8的输入进行编码，对应的输出码为0000～0111，当I15～I8的无输入编码信号时，EO2输出低电平，使得EI1输入低电平，编码器对I7～I0的输入进行编码，对应的输出码为1000～1111。

题5-13 用与非门组合及集成芯片74xx147实现0～9十个数字（I0～I9）的输入编码器，要求输入具有使能输入端，输出具有输出使能输出端和标志位输出端。在输入使能端输入低电平情况下，当I0～I9任一个输入低电平时，输出使能端输出高电平，标志位输出低电平；当I0～I9输入全为高电平时，输出使能端输出低电平，标志位输出高电平。在使能输入端输入高电平时，编码输入低电平无效，所有输出为高电平。

解：根据题目的要求，由于在无效编码时，所有输出为高电平，所以编码器的编码输出应用低电平输出有效，编码器的真值表如表5-5所示。

表5-5 8421 BCD码编码表 输 入 输 出 Ei I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 D C B A EO GS 1 x x x x x x x x x x 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0

0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 0

0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0

0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0

0 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0

0 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0

0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0

根据真值表5-5，可以得到编码器的逻辑表达式为：

6

数字电子技术基础习题解答

?D?E(I?I)?EIIi89i89???C?Ei(I4?I5?I6?I7)?EiI4I5I6I7??B?Ei(I2?I3?I6?I7)?EiI2I3I6I7(式5.4) ??A?Ei(I1?I3?I5?I7?I9)?EiI1I3I5I7I9??Eo?EiI9I8I7I6I5I4I3I2I1I0??G?E(I?I?I?I?I?I?I?I?I?I)?EIIIIIIIIIIi9876543210i9876543210?S

& & & & & 1 & & & & & & GS D B C A Eo

图5-12 题5-13的逻辑电路图

根据式5.4作出逻辑电路图如图5-12所示。

题5-14试用适当的与非门组合及四片74LS348构成32—5线编码器，并说明电路的编码过程。

解：74LS348集成编码器的逻辑功能为8－3线优先编码器，输出为低电平有效，使能输入端Ei为低电平输入有效，当输入端输入低电平使能时，如有编码输入信号，使能输出端Eo输出“1”，输出标志位GS输出“0”信号，反之，如无编码输入信号，Eo输出“0”，输出标志位GS输出“1”信号。要利用四片74LS348集成编码器构成32—5线编码器，编码增加的两个输出信号应用这四片集成编码器的标志位进行编码产生，构成4－2线编码器。

构成的编码表如下表所示。 表5-6习题5-14扩展编码表 输入 编码器输出数码 GS3 GS2 GS1 GS0 A3 A4 GS 0 1 1 1 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 根据上表写出扩展后的编码输出信号的逻辑函数方程式为

I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Ei 1 ?A?GS3?GS1?GSGS31?4??A3?GS3?GS2?GS3GS2 ?GS?GSGSGSGS3210??

根据上式作出逻辑电路图如图5-13所示。

7

数字电子技术基础习题解答

I19 I18 I17 I16 I31 I30 I29 I28 I23 I22 I21 I20 I27 I26 I25 I24 EO I7 I6 I5 I4 I3 I2 I1 I0 I7 I6 I5 I4 I3 I2 I1 I0 I7 I6 I5 I4 I3 I2 I1 I0 I7 I6 I5 I4 I3 I2 I1 I0 Ei 74LS348（Ⅰ） Ei Eo 74LS348（Ⅱ） Ei Eo 74LS348（Ⅲ） Ei Eo 74LS348（Ⅳ） Ei Eo A2 A1 A0 GS1 A2 A1 A0 GS2 A 2 A1 A0 GS0 A2 A1 A0 GS3 2 A1 AA0 & & & A3 A4 GS 图5-13 用74LS348扩展为32－5线编码器的逻辑电路图

I11 I10 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 I15 I14 I13 I12

EO I7 I6 I5 I4 I3 I2 I1 I0 I7 I6 I5 I4 I3 I2 I1 I0 Ei

Eo 74LS348（Ⅰ） Ei Eo 74LS348（Ⅱ） Ei

A2 A1 A0 GS0 A2 A1 A0 GS1 1 1 1

+5V 1

A2 A1 A0 E2B E2A A2 A1 A0 E2B E2A

E174LS138（Ⅰ） E1 74LS138（Ⅱ）

7Y 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y 6 Y5 Y4 Y3 Y2 Y1Y

发光二极管指示

0 Y15YY7Y 6 Y5 Y4 Y3 Y2 Y1Y 14Y 13Y 12Y 11Y 10Y 9 Y8 图5-14 题5-15的逻辑电路图

题5-15 某医院有16个病房，病人通过按钮开关向护士值班室紧急呼叫请求，护士值班室装有相对应病房的指示灯。病房的紧急呼叫请求按第一号病房的优先级别最高，第十六号紧急呼叫请求的级别最低。即就是当一号病房出现紧急呼叫请求时，其他病房的请求无效，依次类推，只有第一到第十五号病房都无紧急请求时，十六号病房的请求才有效。使用74LS348集成芯片，适当的门电路芯片和指示器件设计实现此功能的逻辑电路。

解：假定输入请求按钮信号具有保持功能，则这一命题的实现可以采用优先编码器实现，将8－3线优先编码器74LS348集成芯片扩展为十六输入，4输出的编码器，可以实现输入请求要求，再利用门电路组成4－16线的译码器输出，就可以实现，或者利用8－3线集成译码器74LS138芯片扩展成4－16线的译码器可以实现输出指示。采用后者的逻辑电路如图5-14所示。图中，由于74LS编码器的输出是低电平有效，而译码器的输入是正逻辑赋值的译码功能，所示利用非门转换。

题5-16利用与非门设计一个译码器，译出对应ABCD=0010、1010、1110状态的三个信号。若用集成4－16线译码器74LS159能否译出上述状态信号，作出电路图加以说明。

解：利用“与非门”组合可以直接译出对应ABCD=0010、1010、1110状态的三个信号，分别为L3、L2、L1，译码结果为输出低电平有效，逻辑电路如图5-15（1）所示。

若用集成4－16线译码器74LS159也能译出对应ABCD=0010、1010、1110状态的三个信号。只要将译码器74LS159的两个使能输入端直接输入低电平，ABCD输入到译码器的数码输入端，其中A接到高位输入端，依次到D为最低位，选择译码器74LS159的输出L3=Y2、L2=Y10、L1=Y14作为对应的输出信号就可以了对应的逻辑电路图如图5-15（2）所示。

因为常用的4线-16线译码器集成芯片74××159等型号芯片，有两个使能控制输入端，两个使能输入端为低电平输入时，实现将4位二进制码译成输出端编号为0～15这16个相对应的低电平输出；当两个使能端输入不全为低电平时，16个输出端输出全为高电平。

I11 I10 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 I15 I14 I13 I12

8

数字电子技术基础习题解答

A B C D 1 1 1 1 & & & L3 L L21A B C D A3 A2 A1 A0 E1 E2 74LS159 Y 10Y 9 Y8 Y7YY15Y 14Y 13Y 12 11YY0 6 Y5 Y4 Y3 Y2 Y1 图5-15（1） 题5-16的逻辑电路图 L3 L2 L1 图5-15（2） 题5-16的逻辑电路图

题5-17用编码器，译码器，七段显示器及门电路的组合设计一个8人抢答电路。抢答者用琴键按键输入抢答信号，琴键按键具有“自锁”功能。要求电路能够显示抢答者的对应

编码。

R 1 A7 A6 1 A1 5 1 A 4 1 A3 A2 1 A1 1 1 A0 +Vcc ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ Y Y YY5 Y3 Y7 Y2 Y1 0 4 6 EO I7 I6 I5 I4 I3 I2 I1 I0 Eo 74LS348（Ⅰ） Ei A2 A1 A0 GS0 1 1 1 D C B A +VCC LT RBO RBI 7448 a b c d e f g 图5-16 题5-17的逻辑电 f a b 路图 g e dc 解：8人抢答器，对应的输入为每个人的抢答输入信号（低电平有效），输出为对应于每个人的编码，设定输入信号为A7、A6、A5、A4、A3、A2、A1、A0，对应抢答者有效的输入信号，输出为Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0，若A7优先抢答，则Y7输为低电平，即“0”，其他依次类推。然后，再用优先编码器对抢答器的输出进行编码以及译码显示。

假定输入抢答按钮具有锁定功能，输入低电平有效，则抢答器的逻辑表达式为Y7?A7?Y6Y5Y4Y3Y2Y1Y0，Y6?A6?Y7Y5Y4Y3Y2Y1Y0，Y5?A5?Y7Y6Y4Y3Y2Y1Y0，Y4?A4?Y7Y6Y5Y3Y2Y1Y0，Y3?A3?Y7Y6Y5Y4Y2Y1Y0，Y2?A2?Y7Y6Y5Y4Y3Y1Y0。Y1?A1?Y7Y6Y5Y4Y3Y2Y0，Y0?A0?Y7Y6Y5Y4Y3Y2Y1。根据逻辑函数表达式，作出8人

9

数字电子技术基础习题解答

抢答器的逻辑电路图及编码、译码显示电路如图5-16所示。无抢答其输入时，显示8，其他情况显示0～7。

题5-18试用3－8线译码器和两个与非门设计一位全加器的逻辑电路，输入为加数和被加数以及低位的进位；输出为和数以及向高位的进位。

解：一位全加器的输入有三个输入信号，被加数A，加数B，低位的进位数C-1；输出为和数S、向高位的进位数C。根据加法运算，输出变量与输入变量之间函数关系的真值表如表5-18所示。

根据真值表5.18，输出变量的逻辑函数表达式为： S(A,B,C?1)??m(1,24,7) C(A,B,C?1)??m(3,5,6,7)

利用3—8线译码器实现逻辑函数的功能，一位加法器的逻辑电路如图5-17所示。

A B C-1

表5-7 习题5-18的真值表 A2 A1 A0 E2B E2A ABC-1 S C ABC-1 S C +5V E174LS138 000 0 0 100 1 0 7YY 6 Y5 Y4 Y3 Y2 Y1Y 0 001 1 0 101 0 1

010 1 0 110 0 1

011 0 1 111 1 1 & & S C 图5-17 习题5-18的逻辑 电路图

C D B A

+5V 1 A2 A1 A0 E2B E2A A2 A1 A0 E2B E2A E174LS138（Ⅰ） E1 74LS138（Ⅱ） YY 10Y 9 Y8 Y 13Y 12 11 7YY0 Y 6 Y5 Y4 Y3 Y2 Y1 Y15Y 14

Z9 Z8 Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0

图5.18 题5.19的逻辑电路图

题5-19试用两块74LS138集成译码器和必要的与非门设计按5421码编码的一位十进制数地址译码器。

解：根据题目的要求，首先是将3－8线集成译码器74LS138扩展为4－16线译码器。然后，将按5421码编码的一位十进制数的数码（ABCD）作为4－16线译码器的输入信号，译码输出为低电平有效。由于5421码编码的一位十进制数的有效编码为0000、0001、0010、0011、0100、1000、1001、1010、1011、1100，其他为无效数码。若译码的输出用Z0、Z1、Z2、Z3、Z4、Z5、Z6、Z7、Z8、Z9表示对应的输出。则Z0＝Y0、Z1=Y1、Z2=Y2、Z3=Y3、Z4=Y4、Z5=Y8、Z6=Y9、Z7=Y10、Z8=Y11、Z9=Y12。具体电路如图5.18所示。

题5-20用两片八选一数据选择器74LS151连接成16选一数据选择器，试画出其逻辑图。

B C D ≥1 A Y 1

A2 A1 A0 Y W A2 A1 A0 Y W

E 74LS151（Ⅰ） E 74LS151（Ⅱ）

10 D9 D8 0 D15D 11DD7D 6 D5 D4 D3 D2 D1D 14D 13 D12D

图5-19 题5-20的逻辑电路图

解：八选一数据选择器74LS151的使能端E输入低电平时，其逻辑功能可以用逻辑表达式Y??miDi?(A2A1A0)m(D0D1D2D3D4D5D6D7)T，

i?0i?7W?Y表示；Y端的输出为高电平有

效，W端的输出为低电平有效。故此，用两片八选一数据选择器74LS151连接成16选一

10

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字电子电路与逻辑 刘可文主编 第五章 组合逻辑电路 答案(2)在线全文阅读。