电工学实验指导书（90学时）(1)(7)

1）了解试验台数字电路部分结构。 2）实验前完成预习及预习报告，

3）按实验步骤完成实验内容，记录实验数据并填表，对实验结果进行分析。 4）实验中要注意，集成电路工作时，将+5V电源及地线引入相应管脚。 五. 实验原理

1．组合逻辑电路的分析过程，一般分为如下三步进行： 1）由逻辑图写出输出端的逻辑表达式； 2）列出真值表；

3）根据对真值表进行分析，确定电路功能。

2．组合逻辑电路的设计过程，一般分为如下四步进行：

图8-2 组合逻辑电路设计方框图

设计过程中，\最简\是指电路所用器件最少，器件

A 的种类最少，而且器件之间的连线也最少。若用与非B 门设计电路图，将最简的与或表达式两次求反即可。下例逻辑图为8-3。 C 例如：F=ABC+CD=ABC?CD?ABC?CD 六. 实验步骤

一）、非门逻辑功能的测试

1、基本逻辑功能测试

利用数字电路实验箱上的电源、逻辑开关、电平指示灯对74LS00芯片的与非门进行检测。首先将实验箱上的+5V电源及地线（GND）用插接线正确接入74LS00芯片的相应脚，再任选74LS00芯片中的一个与非门，按图8-4接线，即A、B输入端各接到一个逻辑开关的插孔实现高、低电平的输入，Y输出端接到电平指示灯插孔显示输出端是高电平还是低电平，按与非门真值表检测功能。完成表8-1，若符合 能正常。

31

& & & F D 图8-3

逻辑，则证明该门逻辑功

表8-1 真值表 A 0 0 1 1 B 0 1 0 1 Y 图8-4

2）与非门的“封锁”控制作用

将与非门的任一输入端接“电位模拟信号”，其余输入端中任取一个接单脉冲，剩余输入端悬空。

a. 接通电源，将模拟信号为“1”时，不断输入单脉冲，观察输出端Y的电平。 b. 将模拟信号为“0”时，重复上述步骤。

c. 画出图8-5中两种不同状态的波形，并总结出与非门作“封锁”的控制作用。

V

t

V

t

Vyt

图8-5 控制门输入端输出端波形

表8－2 真值表 A 0 0 1 1 B 0 1 0 1 Y1 Y2

图8－6

32

二）、分析组合逻辑电路的逻辑功能

利用提供的二片74LS00集成芯片，逻辑开关用作输入器件，电平指示灯作为输出器件，搭接成图8-6电路，按表8-2真值表要求输入高、低电平，记录输出端Y1 、Y2的状态。 提示：

a、使用多块芯片接线时，注意每块芯片都要接电源和地线。 b、改接线路前，要先关电源。 三）、设计题：

1）、设在举重比赛中，有A、B、C、D四个裁判，其中A为主裁判。当三名以上裁判且必须有Ａ在内按电钮认为运动员上举杠铃合格后，显示灯才亮，指示本次举重成功，否则显示灯不亮，举重不成功。试用最少二输入端与非门设计判断举重是否成功的逻辑电路。（设裁判认为合格为“1”，举重成功为“1”）

2）、试用实验给定的两片74LS00或74LS20芯片按所设计的逻辑电路图接线，并检查结果是否正确。 七、报告要求

1）整理实验数据并填表，对实验结果进行分析。 2）总结组合逻辑电路的分析与设计方法。

33

实验八 触发器、计数器及其应用

一、 实验目的

1. 掌握集成J-K触发器和D触发器的逻辑功能，学习用触发器组成计数器。 2. 掌握集成计数器74LS290的逻辑功能和使用方法。

3. 学习中规模集成显示译码器和数码显示器配套使用的方法。 二、实验属性：综合性实验 三、实验仪器设备和器材

数字实验箱1台；直流稳压电源1台；信号发生器1台；74LS112、74LS74、74LS290；译码显示电路板等。 四、实验要求

1．预习有关触发器、计数器的内容。 2．预习有关译码器的工作原理。 3．绘出各实验内容的详细线路图。

4．拟出各实验内容所需的测试记录表格。 五、实验原理

1．触发器

常见的集成触发器有D触发器和JK触发器，根据电路结构，触发器受时钟脉冲触发的方式有维持阻塞型和主从型。维持阻塞型又称边沿触发方式，触发状态的转换发生在时钟脉冲的上升或下降沿。而主从型触发方式状态的转换分两个阶段，在CP=1期间完成数据存入，在CP从1变为0时完成状态转换。

① JK触发器：在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚如图9.1所示。

UCC16__1RD15__2RD14__2CP132K122J11__2SD102Q974LS1121__1CP21K31J4__1SD51Q6__1Q7__2Q8GND

图9.1 74LS112双JK触发器外引线排列

JK触发器的状态方程为：Qn?1?JQn?KQn

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。后沿触发JK触发器的功能如表9.1所示。

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

34

表9.1 74LS112双JK触发器逻辑功能表

输 入 输 出 J × × × 0 1 0 1 K × × × 0 0 1 1 S DR DCP × × × ↓ ↓ ↓ ↓ Qn?1 1 0 不定 Qn?1 0 1 不定 0 1 0 1 1 1 1 1 0 0 1 1 1 1 Qn 1 0 Qn 0 1 Qn Qn ② D触发器：在输入信号为单端的情况下，常使用D触发器。其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来时D端的状态。本实验采用74LS74双D触发器，它是上升边沿触发的D触发器。引脚如图9.2所示。

UCC14__2RD132D12__2CP2SD1174LS741__1RD21D3451Q6__1Q7GND102Q9__2Q8__1CP1SD图9.2 74LS74双D触发器外引线排列

D触发器的状态方程为：Qn?1?Dn

D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。 2．计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数体制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

图9.3所示为二-五-十进制异步计数器74LS290的外引线排列。

35

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库电工学实验指导书（90学时）(1)(7)在线全文阅读。