实验2-用L-edit进行集成电路的设计(3)

作原理作概要的图文说明，并介绍之上进行集成电路的合理布局，完成集成电路的设计。

现将图中的单元分别从上到下作具体的讲解：

图5A为1K的电阻单元、以及一个二极管单元，采用P 扩散。有关电阻的阻值的初略估算为

R?RLW （1）

式中Rs为扩散层的薄层电阻，即方寸电阻R□，L、W分别为电阻器的宽度和长度。

公式（1）是一个长方形导电薄层的电阻的计算公式，实际的扩散电阻的图形并不是这么简单，而是有引出端，大电阻还有拐角，杂质的横向扩散引起电阻条宽的增大，因此要根据实际情况加以修改。

图5A中的P+和N+之间的扩散结形成一个二极管。集成电路中的二极管，多数是通过对晶体管的不同接法而形成的，所以不增加新的工序，且可灵活地采用不同的接法得到电参数不同的二极管，以满足集成电路的不同要求。在集成电路中可以利用单独的一个硼扩散结形成的二极管。

图5B为1K的电阻单元，不包含简单二极管，采用P+扩散。

图5C为1K的电阻单元，不包含简单二极管，采用N+扩散，其分析设计方法同图A所示。

图5D为结深6单元测试图形。在图中共有6个扩散单元，每个单元P型扩散区之间的间距分别为6um，7um，8um，9um，10um，11um，12um，通过每个间距之间的测试，判别具体的横扩散距离是以上数字中的哪一个。

图5E为结深测试2单元图形。在隔离岛扩散过程中，为了测试扩散结的深度，在扩散处开窗口引出电极，通过测试就能知道扩散深度是否达到要求。

图5F为可控硅、横向PNP管。如剖面图所示，A，D，C构成PNP管，A和B构成可控硅触发方式，其中D，P+发射极，P+集电极构成表面（横向）PNP晶体管。

图5G为多发射极、多基极多集电极功率NPN晶体管。由于要提供大的功率，采用梳状结构也称叉指式结构。将发射区、集电区分割成许多狭长的区域，并用金属化电极条把他们并联起来，再在这些狭长的发射区、集电区之间配置并联的基区电极条，这样就构成了如图所示的梳状结构。由于并联结构大大增加了基区和发射区以及含有电区之间的扩散结的面积，这样工作时的并联电流就能大大提高功率。

图5H为简单三极管测试图形。通过最基本三极管结构的测试，来了解三极管的工作特性，图中有两个集电极，一个为有N+扩散孔，另一个没有N+扩散孔直接在N型外延层上开窗口作集电极测试。

图5I为单基极发射极，环集电极晶体管测试单元（未蒸铝）。做成环集电极的形状也是为了增加基区和发射区以及集电区之间的扩散结的面积，以此来增加并联电流提高功率。

图5J功率三极管测试图形，包括蒸铝和未蒸铝。该功率三极管梳状结构发射极与基极，环形集电极，目的是为了增加基区、发射区以及集电区直接扩散结的面积，以增加工作电流提高功率输出。作未蒸铝区域的目的是为了作与蒸铝区域的器件的特性，并且未蒸铝区域采用弧形边沿扩散，这样可以大大提高功率器件的耐压。

图5K两管单元简化与非门，其等效电路图如上，该图中用到双发射极NPN晶体管作为与非门两输入端，其中双发射极NPN晶体管结构的剖面图如下。第二级采用梳状结构功率晶体管。

图5L为MOS电容器，在双极集成电路中，常使用的集成电容器有反偏PN结电容器和MOS电容器。 PN结电容器的制作工艺和NPN管工艺兼容，但其阻值做不大。由于发射结的零偏单位，面积电容CjA0大，但击穿电压低，约为6-9V，集电结的零偏单位面积电容小，但其击穿电压高，大于20V，如要提高PN结零偏单位面积电容CjA0,可采用如图所示的发射区扩散层—隔离层—隐埋层PN结电容结构。

MOS电容器的结构如图所示，它的下电极为N+发射区扩散层，上电极为铝膜，中间介质为SiO2,厚度大于1000A，所有这层介质对工艺的要求较高，一般需要额外的工艺制作，其他工艺与NPN管兼容。由半导体物理知，在一般情况下MOS电容器的电容值CMOS和电容器两端的电压VMS以及下电极掺杂浓度有关。实验表明，当下电极用N+发射区扩散层，且掺杂浓度N≈1020/cm3时，只有氧化层厚度tox>0.lum，就可以认为这类电容器的电容值CMOS与工作电压及信号频率无关。

图5M为NMOS简单非门，其等效电路如图所示，为了防止寄生沟道以及P管和N管的互相影响，采用了保护环和隔离环。对N沟道器件用P+保护环包围起来（P沟道器件用（N+保护带隔开），P+保护环（和N+保护带）是以反偏形式接到地上（电源上），这样就消除了二种沟道泄流电流的可能性。保护环（带）是和N+，P+源漏扩散区一起扩散形成的，并不增加工序，但需占用管芯面积。

图5. 对应图4的制作过程及其版图

四、实验内容

1. 熟悉L-edit的使用。

2. 理解集成电路元件结构制作与版图设计之间的关系，掌握版图设计方

法；

3. 认识实验任务中的各种器件的核心结构及其参数和工作原理；设计出其

对应的集成电路版图。

五、思考题

1. 如何实现在版图中双极型和MOS相容技术的集成电路版图设计。 2. 比较双极型工艺和CMOS工艺的异同点。 3. 在集成电路中是怎样实现电阻的?

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库实验2-用L-edit进行集成电路的设计(3)在线全文阅读。