实验2-用L-edit进行集成电路的设计(2)

图。

在版图设计中要遵守版图设计规则。所谓版图设计规则，是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小现款、最小可开孔；线条之间的最小间距、最小套刻间距等。只要遵守版图设计规则，所设计出的版图就能保证生产出具有一定合格率的合格产品。另外，设计规则是设计者和电路生产厂家之间的接口，由于各厂家的设备和工艺水平不同，因此各厂家所提供给设计者的设计规则也是不同的。设计者只有根据厂家所提供的设计规则进行版图设计，所设计出的版图才能在该厂家生产出具有一定成品率的合格产品。

通常可把版图设计规则分为两种类型。 第一类叫做“自由格式”，目前一般双极型集成电路的研制和生产。通常采用这类设计规则，在这类规则中，每个被规定的尺寸之间，没有必然的比例关系。这种方法的好处是各尺寸可相对独立的选择。可以把每个尺寸定得更合理，所以电路性能好，芯片尺寸小。缺点是对于一个设计级别，就要有一整套数字，而不能按比例放大、缩小。

第二类叫做“规整格式”。在这类规则中，把绝大多数尺寸规定为某一特征尺寸 的某个倍数。这样一来，就可使整个设计规则简化。规整格式的好处是设计规则简化了，对于不同的设计级别，只要代入相应的l值即可，有利于版图的计算机辅助设计。不足之处是，有时增加了工艺难度，有时浪费了部分芯片面积，而且电路性能也不如自．由格式。 （2）集成电路版图设计的一般规则

版图设计总的原则是即要充分理由硅片面积，又要在工艺条件允许的限度内尽可能提高成品率。版图面积（包括压焊点在内）尽可能小接近方形；以减小每个电路实际占有面积。生成实践表面，当芯片面积降低10％，则每个大圆片上的管芯成品率可以提高15％——20％。下面讨论版图设计时所应遵循的一般原则。

① 隔离区的数目尽可能少

pn结隔离的隔离框面积约为管芯面积的三分之一，隔离区数目少，有利于减小芯片面积。集电极电位相同的晶体管，可以放在同一隔离区，二极管按晶体管原则处理。全部电阻可以放在同一隔离区，但隔离区不宜太大，否则会造成漏电流大，耐压低。为了走线方便，电阻也可以放在几个隔离区内。

② 注意防止各种寄生效应

隔离槽要接电路最负电位，电阻岛的外延层接最高电位。输入与输出端尽可能远离，以方止，不应有的影响。电阻等发热元件要放在芯片中央，使芯片温度分布均匀

③ 设计铝条时的注意事项

设计铝条时，希望铝条尽量短而宽。铝条本身也要引入串连电阻，因此也需计算铝条引入的串联电阻对线路的影响。铝条不能相交，有不可避免的交叉

线时，可让一条或几条铝条通过发射极管的发射区间距或发射区与基区间距，也可从电阻上穿过，：但不应跨过三次氧化层。必须采用“磷桥”穿按时，要计算“磷桥”引入的附加电阻对电路特性的影响。一般不允许“磷桥”加在地线上。但在Ic设计时应尽可能避免使用扩散条穿接方式，因为扩散条不仅带来附加电阻和寄生电容，同时还占据一定的面积。

④ 保证元件的对称性 ⑤ 接线孔尽可能开大

凡需接地的发射极、电阻等，不能只靠在隔离槽上开的接触孔接地，要尽可能让地线直接通过该处。接地线尽可能地沿隔离槽走线。接电源地引线应尽短而宽。接VCC地电源应尽可能开大些。集电极等扩散磷孔应比其他接触孔大。

⑥ 铝条适当盖住接触孔，在位置空的地方可多覆盖一些，走线太紧时，也可只覆盖一边。

⑦ 为了减小版面同时又使走线方便、布局合理，个电阻的形状可以灵活多样，小电阻可用隐埋电阻。各管电极位置可以平放和立放。

⑧ 确定光刻的基本尺寸。

根据工艺水平和光刻精度定出图形即各个扩散孔间距的最小尺寸，其中最关键的是发射极接触孔的尺寸和套刻间距。集成晶体管是由一系列相互套合的图形所组成，其中最小的图形是发射极接触孔的宽度，所有往往选用设计规则中的最小图形尺寸作为发射极接触孔。其他图形都是在此基础上考虑图形见的最小间距而进行逐步套合、放大。最小图形尺寸受到掩模对中容差，在扩散过程中的横向扩散、耗尽层扩散等多种因素的限制。如果最小图形尺寸取得过小，不仅工艺水平和光刻精度达不到，也会使成品率下降，如果取得过大，则会使芯片面积增大，使电路性能和成本都受到影响。所以选取最小图形尺寸应切实根据生产上具体光刻、制版设备的精度，操作人员的熟练程度以及具体工艺条件来确定。在一定工艺水平下，版图上光刻基本尺寸放得越宽，则版图面积越大，瞬态特性因寄生电容而受到影响。如尺寸扣得越紧，则为光刻套刻带来困难，光刻质量越难保证。这两中情况都会影响成品率。通常在保证电路性能得前提下适当放宽尺寸。

（3）集成电路中元件的制作过程及其掩模版

下面以双极型集成电路为例，来说明集成电路中元件的形成过程以及版图设计的一般过程。双极集成电路的基本制造工艺，可初略的分为两类：一类为在元器件间要作电隔离区。隔离的方法有多种。另一类为元器件间自然隔离。I L电路采用了这种制造工艺。

由典型的PN结隔离的掺金m电路工艺制作的集成电路中的晶体管的剖面图如下，它基本上由表面图形（由光刻掩模决定）和杂质浓度分布觉定。下面结合工艺流程来介绍双极型集成电路中元件结构（如图2）的形成过程，以此来说明集成电路的设计。

图2. 双极型集成电路中NPN晶体管元件微结构

① 第一版———P+隔离版扩散孔光刻

隔离版的目的是在硅衬底上形成许多孤离酌外延小岛，以实现个元件间的电绝缘。实现隔离的方法很多。有反偏PN结隔离，介质隔离，刚结—介质混和隔离等。在集成电路中，P型衬底接最负电位，以使隔离结处于反偏，达到各岛之间电绝缘的目的。隔离扩散孔的掩模版图形及隔离扩散后的芯斥剖面如图3a。

② 第二版——呻型基区扩散孔（高硼扩散）光刻，

此次光刻决定NPN管的基区的图形。基区扩散孔的掩模图形及基区扩散后的芯片剖面如图3b。

③ 第三版——B、E低硼扩散。

由于要在N型衬底上形成P型区域，必须进行P型扩散，低硼扩散后的掩模版图形及B、E扩散后的芯片剖面如图3c。

④ 第四版——E、C窗口N十扩散孔光刻

由于只有当N型硅的杂质浓度N1019cra-3时，才能形成欧姆接触，所以必须进行集电极、发射极接触孔N+扩散。此次光刻版的掩模图形和N+发射区扩散后的芯片剖面如图3d。

⑤ 第五版——引线接触孔光刻 此次光刻的掩模版图形如图3e。

⑥ 第六版——金属内连线光刻，对引线孔蒸铝

此次光刻版的掩模图形及反刻铝形成金属化内连线后的芯片复合图及剖面图如图3f。

a. 第一版

b. 第二版

c. 第三版

d. 第四版

e. 第五版

第六版

图3. 制作图2结构的掩模版图形

（4）TTL集成电路的版图设计步骤

由于TTL集成电路中的元器件，相互之间要需要电隔离。只有当它们所处的隔离岛（外延层等电位时，才能共岛。例如两个集电极电位相等的NPN管可以共岛，各基区扩散电阻原则上可共岛，两个基极电位相等的PNP管可以共岛，等等；另外，元器件的面积、尺寸与通过它们的电流有关，与工艺水平有关等。所以'ITL集成电路版图设计，首先要划分隔离岛，将元件分成若于个独立的设计单元，然后按参数的要求进行元器件的图形，尺寸的设计，再将这些单元进行布局和布线，形成版图。具体讲有如下的步骤：

① 划分隔离区

② 基本设计条件的确定，包括采用的工艺，基本的工艺设计参数和版图设计规则。

③ 各单元的图形设计，集成电路中各元器件的图形和尺寸，取决于它在集成电路中的作用以及对参数的要求，所有尺寸的设计要符合版图设计规则的要求。所以在进行各单先的图形、尺寸设计前，首先要对电路进行分析.

④ 布局，即把元器件按照电路的要求以及连线的要求，安排在合适的位置上。

⑤ 布线，即按照电路的连接关系以及连线的要求，把元器件连接成电路的符合版图。

3. 具体集成电路设计例讲解

以一个以15个器件的集成电路版图（图4）为例，来讲解集成电路设计中的常用元件及常用功能单元的设计方法。

图4. 包含15个器件的集成电路版图

在该集成电路中少有两种工艺条件可供选择，一为采用Nwell（即图中的灰色版）工艺，二为采用p+隔离岛的工艺（即图中的红色版）.其中除去定位图形以及特定标记外，共有15个器件，下面将分别对每个器件的核心结构参数和工

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库实验2-用L-edit进行集成电路的设计(2)在线全文阅读。