GaAs化合物半导体及高速集成电路(8)

化合物半导体高速集成电路 第一章 绪论

第八章 砷化镓微波场效应管

8.1 GaAs场效应管的工作原理 8.2 GaAs场效应管的设计方法

关键词：FET 肖特基势垒 MESFET 器件电学设计 器件结构设计

8.1 GaAs场效应管工作原理

l930年，Lilienfeld和Heil首先提出了场效应晶体管(FET)的概念。直至50 年代，在半导体材料工艺技术发展到一定水平之后，才由Decay和Ross做出了 一个可以工作的器件。此后至60年代初，场效应晶体管开始逐渐替代双极结型晶体管（BJT）。目前，FET技术在电子学领域占据着重要地位。FET器件和由其构成的集成电路可以采取多种不同的设计方法、并且可以在多种不同性质的半导体材料上实 现。因为硅材料有许多优良的特性，现在大多数FET由硅材料制成。本节要讨论的化合物半导体FET在高速、高频应用领域以及其它高温、低温、高能辐射等恶劣工作环境的应用领域中，占有很重要的地位。FET基本类型包括金属氧化物场效应管MOSFET，金属半导体场效应管MESFET。

图 8-1 HVCMOS结构示意图（CHINESE JOURNAL OF SEMICONDUCTORS，NO.5，Vol 25）

图 8-2 碳化硅MESFET结构示意图（JOURNAL of CAEIT，No.2 Vol.4）

在MESFET中，栅极金属和半导体接触构成的肖特基结起到了至关重要的控制作用，金属栅与其他的半导体材料形成的金属—半导体结具有整流特性，这种金属—半导体接触称作肖特基势垒结，这种结构形成的势垒为肖特基势垒。形成的物理机制为当金属和n型半导体靠在一起 ，两种材料之间电子就会通过交换达到一个热平衡，最终使整个结的费米能级处处相等。开始的时候，电子从金属中逃逸要比从半导体中逃逸所遇到的势垒要高。因而在达到热平衡的过程中，有净电子流从半导体流向金属，使金属带负电，半导体带正电。半导体中的正电荷是由界面处电子耗尽后剩余的一薄层带正电的施主离子所形成的。不同掺杂浓度半导体材料和金属接触平衡后形成能带图如图8-3所示，掺杂浓度越高，其势垒宽度越窄。

第 36 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

图8-3 不同掺杂浓度GaAs材料和金属接触能带图

GaAs MESFT是场效应晶体管家族中的重要成员。在任何FET中,电流都是在具有欧姆接触的源和漏之间流动的。第三个接触，即栅极，被容性耦合到连接源漏的器件的沟道上。栅极偏压(即施加于栅与沟道之间的电压)决定着FET沟道内自由载流子(电子和空穴)的浓度，因而控制着源－漏电流。

为了理解MESFET的工作原理．首先考虑一个有源区为均匀掺杂的器件在 源－漏电压为零时的沟道电导。最大沟道电导由式（8-1）给出：

qN D ? 0W a 式（8-1）

g0?L

其中，N为电离施主浓度(它等于电子浓度n)，μ为低场迁移率，a是沟道厚度，W和L分别是沟道的宽度和长度。

图8-4 MOSFET示意图

耗尽区宽度h为式（8-2） V GS 2 ? s (V bi ? ) 式（8-2）

h?qND

其中εs 为GaAs介电常数,Vbi为器件自建势，ND为导电沟道掺杂浓度。

以下进一步考虑，除栅压之外，再加入源—漏电压后的情况。在导电沟道中不同的点相对于栅极有不同的电位。如果漏极偏压 较小的话，耗尽区宽度随位置x的变化为式(8-3),这个方法称为缓变沟道近似（GCA）：

2 ? s [ bi ? V GS ( 式 (8-3) V? Vx )]h(x)? qND

当漏极偏压达到一定值,导电沟道宽度和耗尽区宽度一致时，在栅极近漏端导电沟道被夹断,

第 37 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

此时缓变沟道近似模型失效,此时器件电子迁移率和饱和电场关系可以用图8-5的分段近似来描述：

图 8-5 MESFET器件电子漂移速度和电场关系图

所以，当VDS小于饱和电压时，根据缓变沟道近似方法 dx 式（8-4） dV?Id*dR?IdqNDW[a?h(x)]

将式（8-3）代入式（8-4）并对x从0到L进行积分得到漏极电流为式（8-5）所示： 33??2[(VDS?Vbi?VGS)2?(Vbi?VGS)2]?? I d ? g 0 ? V ? ? 式（8-5） DS3VP?? ??当VDS大于饱和电压，电子漂移速度趋于饱和，漏极电流为式（8-6）：

式（8-6）

Isat?qNDbsWvs

8.2 GaAs MESFET的设计

器件设计工作的任务是：在给定输出功率、增益、效率等 技术指标的情况下，通过理论分析计算和经验规范求得FET的纵向结构参数(如有源层、缓冲层浓度分布剖面)、横向结构参数(如栅长、栅指长、栅宽、胞数、接地构造等)，为此须对器件进行电学设计、结构设计、可靠性设计。

MESFET电学设计

假定MESFET的饱和输出功率为给定值Po，截止频率fT，根据经验公式和相关理论推导可以计算器件栅长、掺杂浓度等相关参数，如下列公式所示：

If

Po?(V?Vsat)(??sin?cos?) 2 ? (1 ? ) DS 式（8-7） ? cos12 ? 式（8-8）

I?2.2?10?NDaWIf??NDqvsataWf

fT?

?V1? 式（8-9） 2??2?l2MESFET结构设计包括材料结构设计和器件版图结构设计。GaAs MESFET材料结构设计使用半导体材料制作手段，GaAsFET的有源层长在符合要求的半绝缘GaAs抛光片上，

第 38 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

生长有源层的方法包括气相外延(VPE)、液相外延(LPE)、金属有机物化学气相淀积(MOCVD)、分子束外延(MBE) 、离子注入等。不同的材料生长方法所产生的浓度分布结果也不尽相同，例如离 子注入与MBE生长出来的浓度剖面分布有很大的差异．但是，大 致上剖面可归为四层、三层、二层结构等几类： 四层结构：cap层/有源层/过渡区/缓冲层 三层结构：cap层/有源层/缓冲层 二层结构：有源层/缓冲层

单层结构：离子注入，形成有源层

图 8-6 典型GaAs FET四层材料结构及各层载流子分布示意图

得到器件材料结构后需要根据电学设计参数得到的栅长等参数对其MESFET材料加工制作，利用版图设计定义器件的形状、尺寸等参数，利用半导体工艺进行加工制作。

GaAsFET进行可靠性设计首先要确定额定值条件下的失效率指标，并 对FET失效模式进行实验和理论研究，通过可靠性研究明确失效 模式发生的概率和机理，按危害度和失效概率大小采取有效的质 量保证措施或工艺技术消除一些失效因素或者延统一些失效过 程．从而满足失效率要求． 对FET要全面考虑力学环境、低气压环境、湿度环境、温度环 境、热冲击、辐射环境、电冲击，热电应力退化等诸方面产生的可靠性问题。不同可靠性问题具有不同的分析方法，例如：

击穿和烧毁问题通常由电场不均匀分布引起的。场分布与有源层浓度、厚度、栅长、栅源 距离、栅偏置、漏偏置、栅区(源漏之间的区域)形状、缓冲层、衬底、 介质、表面杂质、缺陷、栅金属等多方面因素相关，十分复杂，因而 无统一的模式。

引起缓变退化和漏电问题的因素和缓变退化的机理也是比较复杂的问题，日前的倾向是从表现模式上分类和作定性物理分析．它的主要模式有：欧姆接触电阻增大、栅泄电流增大、源漏电流减小、夹断 电压减小、微波增益和功率特性退化等。

辐射可靠性问题可以从辐射效应本质出发进行分析，辐射基本上分为两类：位移效应和电离效应。电离效应是辐射粒子把能量传给电子，使之脱离原来轨道，成为散射电子，散 射电子再产生二次电子，它们都产生噪声，影响是暂时的。位移效应是人射粒子和原子核发生碰撞产生的，是一个长期累积的过程，它造成材料缺陷，使迁移率下降，造成陷阱，在禁带中产生新的能级，使器件失效。

第 39 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

第九章 GaAs FET制作工艺 关键词：

光刻PECVD RIE 电子束蒸发

9.1 GaAsFET制作工艺

9.1.1 图形光刻技术

光刻工艺是GaAs FET的关键工艺，是微细加工和提高成品率的中心环节，隔离区和台

＋

面形成、欧姆接触、n腐蚀和挖槽、肖持基势垒、钝化区和电镀窗口、空气桥、背面孔、划片道等都要由光刻技术限定图形。光刻有两个相辅相成的环节：曝光机的高清晰度、高分辨率；光致抗蚀剂和显影等光刻工序的高保真度、高分辨率。 传统曝光方式分为接触式曝光、接近式曝光和投影式曝光。

图9-1 光刻设备－接触式曝光机

图9-1为不同型号的接触式曝光机，适用于小批量试制和实验室研究工作，图形边缘传递性良好，设备价格较低。接触式光刻机也存在一些缺点，如：在掩膜版和晶圆上的图形对准时存在空隙，对准后需要将晶圆与掩膜版接触，存在位移，产生对准错位。晶圆上的光刻抗蚀剂也会污染掩膜版，影响后续图形制作。曝光效率也比较低，不适合大规模器件生产。

图9-2 ASML沉浸式投影光刻机

图9-2为液浸式投影光刻机和其结构示意图，利用光学系统在晶圆上投影步进完成光刻，设备造价昂贵，但生产效率较高，适用于大规模生产。

第 40 页 共 47 页

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库GaAs化合物半导体及高速集成电路(8)在线全文阅读。