GaAs化合物半导体及高速集成电路(6)

化合物半导体高速集成电路 第一章 绪论

如果界面上存在着大量的类受主能级，因它们电离后带正电荷，异质结的能带图将如下图：

图4-14 界面存在大量正电荷异质结能带图

4.4 半导体异质结的伏安特性

在p-n异质结中既有电子势垒，也有电子势阱，但势垒高度和势阱深度的大小不一样时，异质结的导电机理将有所不同，所以我们把这种异质结区分为两种情况：负反向势垒和正反向势垒。

以p－N型异质结为例，如图4-15

（a）在交界面处禁带宽度大的半导体的势垒―尖峰‖，低于异质结势垒区外的禁带宽度小的半导体材料的导带底，称图中的 －qVB＝qVDn－qVD＋ΔEc 为负反向势垒

（b）在交界面处禁带宽度大的半导体的势垒―尖峰‖，高于异质结势垒区外的禁带宽度小的半导体材料的导带底，称图中的 qVB＝qVDn－qVD＋ΔEc 为正反向势垒

图4-15 两类半导体异质结能带图

不考虑界面态情况下：

负反向势垒p-N异质结伏安特性： 空穴运动时遇到较高势垒（为qVD+ΔEV ），电子遇到势垒高度较低（为qVD－ΔEC ），通过势垒的电流主要是电子电流，空穴电流可以忽略。电流密度J与外加电压V的关系为： qV??EcqV?DD J?qnn0(n)ek0T(ek0T?1)?n

其中nn0为n型半导体多数载流子浓度，Dn和τn分别是电子的扩散系数和寿命

正反向势垒p-N异质结伏安特性：

三角形势垒中存在大量的2－DEG，往右输运遇到势垒高度为qVB，需考虑其对电流的贡献。空穴运动时遇到较高势垒（为qVDp+qVDn－ΔEV ），电子遇到势垒高度较低（为qVDn)。通过势垒的电流主要是方向相反的两个电子电流，电流密度J与外加电压V关系为：

第 26 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

?n

综上，总结正反向势垒、负反向势垒导电特性如图4-16所示:

J?qnn0(Dn?)eqVDnk0T(eqVnk0T?qVpk0T?e)

图4-16 异质结导电特性（实线为负反向势垒，虚线为正反向势垒）

由图可知，在不考虑界面态情况下，负反向势垒p-N异质结和p-n结类似，具有很好的整流特性（单向导电性）；在正反向势垒时几乎不存在有整流特性，正向和反向电流随外加电压按指数函数关系增大

同型异质结的伏安特性

与反型异质结类似，同型异质结具有指数式的伏安特性。需注意以下几点：

（1）通过异质结的电流主要是多数载流子电流。对n-n结，对电流有贡献的是右边导带中的电子和三角形势阱中的2－DEG；对p-p结，对电流有贡献的是左边价带中的空穴和三角形势阱中的二维空穴气。

（2）若异质结是负反向势垒形式，则具有整流特性；若是正反向势垒形式，则没有整流特性。

（3）因为在窄能隙半导体一边的表面处形成有积累了大量多数载流子的三角形势阱，所以加在异质结上的电压大多落在宽带隙一边的半导体中。

本章小节

掌握半导体异质结的概念，根据不同标准异质结的分类

掌握能带图的概念，异质结的能带图取决于哪几个量，其物理意义是什么 掌握p－N、n－P、n-N、p－P四种异质结能带图的画法 掌握异质结的能带图有何特点 能带图中尖峰位置和什么因素有关

第 27 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

第五章 高电子迁移率晶体管

5.1 HEMT的基本结构和工作原理 5.2 HEMT基本特性

5.3 赝高电子迁移率晶体管

5.1 HEMT的基本结构和工作原理

高电子迁移率晶体管（High Electron Mobility Transistor ，HEMT），也称为2－DEG场效应晶体管；因用的是调制掺杂的材料，所以又称为调制掺杂场效应管。1978年R.Dingle首次在MBE（分子束外延）生长的调制掺杂GaAs/AlGaAs超晶格中观察到了相当高的电子迁移率。1980年日本富士通公司的三村研制出了HEMT，上世纪80年代HEMT成功的应用于微波低噪声放大，并在高速数字IC方面取得了明显得进展。

传讯速度的关键在于电子移动速率快慢，HEMT中的电子迁移率很高，因此器件的跨导大、截止频率高、噪声低、开关速度快。

表5-1 几种场效应晶体管中电子迁移率对比(单位：cm2/V.s) 器件 HEMT GaAs MESFET Si MESFET 300K 8000 4800 630 77K 54000 6200 1500 作为低噪声应用的HEMT已经历了三代变化，低噪声性能一代比一代优异： 第一代：AlGaAs/GaAs HEMT，12GHz下，NF为0.3dB，增益为16.7dB。

第二代：AlGaAs/InGaAs/GaAs HEMT (PHEMT赝高电子迁移率晶体管)，40GHz下，NF为

1.1dB；60GHz下，NF为1.6dB；94GHz下，NF为2.1dB。

第三代：InP基HEMT， 40GHz下，NF为0.55dB；60GHz下，NF为0.8dB；95GHz下，

NF为1.3dB。

AlGaAs/GaAs HEMT的基本结构

制作工序：在半绝缘GaAs衬底上生长GaAs缓冲层（约0.5μm）→ 高纯GaAs层（约60nm） → n型AlGaAs层（约60nm） → n型GaAs层（厚约50nm） →台面腐蚀隔离有源区→制作Au/Ge合金的源、漏欧姆接触电极→干法选择腐蚀去除栅极位置n型GaAs层→淀积Ti/Pt/Au

栅电极。 图5-1 GaAs HEMT基本结构

HEMT是通过栅极下面的肖特基势垒来控制GaAs/AlGaAs异质结中的2－DEG的浓度实现控制电流的。栅电压可以改变三角形势阱的深度和宽度，从而可以改变2－DEG的浓度，所以能控制HEMT的漏极电流。

由于2－DEG与处在AlGaAs层中的杂质中心在空间上是分离的，则不受电离杂质散射的影响，所以迁移率很高。

图5-2 GaAs HEMT中2-DEG

第 28 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

AlGaAs隔离层制作

在低温工作时，由于晶格振动减弱，则n型AlGaAs层中的电离杂质中心对紧邻的2－DEG的Coulomb散射将成为提高迁移率的主要障碍。为完全隔离杂质中心与2－DEG，往往在n型AlGaAs层与GaAs层之间设置一厚度约10nm的未掺AlGaAs隔离层，见图5-3（a）。当隔离层厚度大于7nm时，杂质中心的Coulomb散射即不再是限制电子迁移率的主要因素，见图5-3（b），而这时其他散射如界面散射影响将成为重要因素。隔离层厚度太大又会导致2-DEG面密度下降和源漏串联电阻增加等，所以隔离层厚度一般取7－10nm。

图5-3 （a）HEMT中电离杂质隔离层结构图 （b）隔离层厚度与电子迁移率关系

AlGaAs层厚度的选择

从减小串联电阻来讲，AlGaAs越薄串联电阻越小；从器件工作来看，这层应当完全耗尽，否则在该层出现寄生沟道会使器件特性严重退化。从器件工作模式方面考虑，耗尽型HEMT中这一层的厚度需要大一些，相反，对增强型HEMT应薄些。对耗尽型HEMT，AlGaAs层的理想厚度应当是使栅肖特基势垒的边界与提供2－DEG而形成的势垒区的边界正好相重叠，通常取35－60nm

AlGaAs中含Al量 x 的选择

提高 x 将使该层材料的禁带宽度增大，导致异质结的导带突变量△EC增大，从而引起2－DEG的浓度增加，可以减小源/栅寄生电阻、提高高频性能。但是，当Al组分x较大时，该晶体的表面质量将下降（缺陷增加），这会给工艺带来很多困难，一般取x＝0.3。

n-AlGaAs层掺杂浓度

从增大2－DEG浓度和提高器件的跨导来讲，应当越高越好；但如果掺杂浓度高于 2×1018cm-3，在其上要获得非隧道肖特基势垒将很困难，限制了最高的掺杂浓度。

HEMT材料的改进

（1）缓变调制A1GaAs层。为了消除n-GaAs／n-A1GaAs层界面处的导带不连续性，降低界面电阻，在n-GaAs下生长一层Al组分从0变至x的A1GaAs层，厚度比较薄(10-20nm)，再接上掺杂的A1组分为x的AlGaAs层。（2）平面掺杂A1GaAs层。为了克服肖特基势垒击穿低的缺点，在生长完隔离层以后，生长一层高浓度掺杂的薄层，浓度在1019cm-3以上，厚度为2～4nm，这层A1GaAs又叫平面掺杂层或δ掺杂层．接着再生长不掺杂或低掺杂的AlGaAs层与栅金属接触。

第 29 页 共 47 页

化合物半导体高速集成电路 第一章 绪论

5.2 HEMT 基本特性

二维电子气浓度和栅极电压的关系

AlGaAs/GaAs界面形成的三角形势阱的深度受到加在栅极上的电压VG控制，故2-DEG的浓度(面密度)将受VG控制 ?ns?(VG?Voff)根据电荷控制模型2-DEG浓度ns与VG关系为: q(d??d)其中ε为AlGaAs的介电常数，d为该层厚度，VT为HEMT的阈值电压，△d为2-DEG的有效厚度。

图5-4 2-DEG与栅极电压关系

I-V特性

强电场下工作的耗尽型HEMT和增强型HEMT都呈现出平方规律的饱和特性。

图 5-5 HEMT 漏极电流ID和漏极电压VDS关系

5.3 赝高电子迁移率晶体管(PHEMT)

在低温下HEMT的特性将发生退化，主要是由于n-AlGaAs层存在一种所谓DX中心的陷阱，它能俘获和放出电子，使得2-DEG浓度随温度而改变，导致阈值电压不稳定。实验表明：对掺硅的AlxGa1－xAs，当x<0.2基本不产生DX中心，反之则会出现高浓度的DX中心。对于HEMT中的n－AlGaAs层，为了得到较高的能带突变通常取x=0.3，必然会有DX中心的影响。为了解决这个问题，1985年Maselink采用非掺杂的InGaAs代替非掺杂的GaAs作为2－DEG的沟道材料制成了赝高电子迁移率晶体管。InGaAs层厚度约为20nm，能吸收由于GaAs和InGaAs之间的晶格失配（约为1％）而产生的应力，在此应力作用下，InGaAs的晶格将被压缩，使其晶格常数大致与GaAs与AlGaAs的相匹配，成为赝晶层。因

第 30 页 共 47 页

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库GaAs化合物半导体及高速集成电路(6)在线全文阅读。