SERDES FPGA设计手册要点 - 图文(7)

来源：网络收集时间：2019-03-29 下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:或QQ：处理（尽可能给您提供完整文档），感谢您的支持与谅解。

图 OSERDES扩展Slave

6.2.3.1 仿真结果

52 127 117

图 ××OSERDES基元位宽扩展仿真结果

由上仿真图可知，位宽扩展为8：1的并串转换器的延迟为1个clkdiv+6个clk，即clkdiv采集到第一个有效并行数据后的第6个clk的上升沿，并串转换后

的串行数据出现在OQ上。

另外，上述仿真中的SHIFTOUT1和SHIFTOUT2为啥存在不定态。？？？遗留问题：如果需要将OSERDES并串转换后的串行数据在重新拼接起来，该如何实现？？？

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库SERDES FPGA设计手册要点 - 图文(7)在线全文阅读。

SERDES FPGA设计手册要点 - 图文(7).doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印下载失败或者文档不完整，请联系客服人员解决！

本文链接：https://www.77cn.com.cn/wenku/zonghe/555889.html（转载请注明文章来源）