论文(5 - 23)- 终结版 - 图文(3)

基于单片机的数字采控器设计

VCC：供电电压

GND：接地

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为STC89C52的一些特殊功能口，如下表所示： P3.0（RXD）：串行输入口 P3.1（TXD）：串行输出口

________

P3.2（INT0）：外部中断0

________

P3.3（INT1）：外部中断1 P3.4（T0）：记时器0外部输入 P3.5（T1）：记时器1外部输入

______

P3.6（WR）：外部数据存储器写选通

_______

P3.7（RD）：外部数据存储器读选通

P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入，当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在

6

盐城工学院本科生毕业论文（毕业设计说明书） 2012

执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

___________

PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器

______________________

周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的PSEN信号将不出现。

，不管EA：当EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH）

是否有内部程序存储器。注意加密方式1时，EA将内部锁定为RESET；当EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2：来自反向振荡器的输出。 2.2.3 数字量信号采集方案选择

A. 方案一：采用A/D转换器

采用A/D转换电路，先采集模拟量，再通过A/D转换电路，将采集到的模拟量转换成所需的数字量。A/D转换就是模数转换，顾名思义，就是将模拟信号转换成数字信号。

数字采集电路一般由传感器、模拟信号调理电路、采样保持电路、A/D转换芯片、微处理器组成。结构框图如图2-3所示

信号调理电路信号调理电路采样保持电路采样保持电路A/DA/D转换转换单片机单片机

图2-3 数据采集系统的基本组成框图

B. 方案二：采集开关量

本设计课题是数字采控器，只需要采集数字量，由于拨码开关只有两种状态：0和1，皆是数字量。当开关拨于“ON”时，开关处于接通状态，即值为1；当拨码开关拨在“OFF”处时，开关处于断开状态，即值为0。

综上所述，由于第二个方案简单、易实现，顾本设计选择方案二。 2.2.4 数字量输入电路

A. 方案一：串行输入方式

采用两级74HC165级联，可组成一个并行输入、串行输出的16位移位寄存器。 74HC165一款高速CMOS器件，74HC165遵循JEDEC标准no.7A。74HC165引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC165是8位并行输入/串行输出的移位寄存器，可在末级得到互斥的串行输出（Q0和Q7），当并行读取（PL）输入为低时，从D0到D7口输入的并行数据将被异步地读取进寄存器内。而当PL为高时，数据将从DS输入端串行进入寄存器，在每个时钟脉冲的上升沿向右移移位（Q0→Q1→Q2→Q3等等）。利用这种特性，只要把Q7输出绑定到下一级的DS输

7

基于单片机的数字采控器设计

入，即可实现并转串扩展。74HC165的时钟输入是一个“控或”构，允许其中一个输入端作为低有效时钟使能（CE）输入。CP和CE的引脚分配是独立的，并且在必要时为了布线的方便可以互换。只有在CP为高电平时，才允许CE由低转高。在PL上升沿来临之前，不论是CP还是CE，都应当置高，以防止数据的PL的活动状态发生位移。

B. 方案二：并行输入方式

选用74LS245数据总线收发器。74LS245属于并行通信，其有16个双向传输的数据端，即A1~A8和B1~B8。另有两个控制端，即允许段G和方向控制端DIR。G用于允许该收发器的操作，DIR用于控制数据传送的方向（A→B或B→A）。

若G信号无效（为高电平），则无论DIR为何种电平，下面两个“与门”的输出均为低电平，从而使两个方向的三态门的输出均为高阻态，收发器处于“隔开”状态，即两个方向上的数据传送均不能进行。若G信号有效（为低电平），则可在某一方向上进行数据传送，到底在哪个方向上进行传送，则由方向控制端DIR的逻辑电平来决定。74LS245通信常用于数据的双向传送、缓冲与驱动。

综上所述，74HC165 是串行输入、而74LS245属于并行输入。由于并行的占用I/O 口较多，若直接用单片机的并行I/O口是肯定不够的，而串行输入可以扩张I/O接口，所以选择方案一。

74HC165简介：

A）主要电特性的典型值见表2-1

表2-1 74HC165电特性的典型值 型号 54/74HC165 54/74LS165 26MHz 35MHz 210Mw 90mW

当移位/置入控制端（SH/）为低电平时，并行数据（A~H）被置入寄存器，而时钟（CLK、CLK、NH）及串行数据（SER）均无关。当SH/为高电平时，并行数功能被禁止。CLK和CLK、INH在功能上是等价的，可以交换使用。当CLK和CLK、INH有一个为低电平并且SH/为高电平时，另一个时钟可以输入。当CLK和CLK、INH有一个为高电平时，另一个时钟被禁止。只有在CLK为高电平时CLK、INH才可变为高电平。

B）引出端符号

CLK、CLK、INH：时钟输入端（上升沿有效） A~H：并行数据输入端 SER：串行数据输入端 ：输出端 ：互补输出端

SH/：移位控制/ 置入控制（低电平有效）

8

盐城工学院本科生毕业论文（毕业设计说明书） 2012

C）管脚图（见图2-4）

图2-4 74HC165管脚图

D）基本参数（见表2-2）

表2-2 74HC165参数值 参 数 电 压 驱动电流 传输延迟 最高频率 逻辑电平 工作温度 封 装

参数值 2.0~6.0V +/-5.2mA 16ns@5V 56 MHz CMOS -40~+85℃ SO16、SSOP16、DIP16、TSSOP16 E）74HC165特性： a. 异步8位并行读取 b. 同步串行输入

c. 兼容JEDEC标准no.7A d. ESD保护

2.2.5 数字量输出电路方案选择

A. 方案一：采用并行扩展输出方式

采用8255A并行I/O扩展芯片。该芯片是一种常见的8位可编程并行接口芯片。 8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。 其各口功能可由软件选择，使用灵活，通用性强。8255可作为单片机与多种外设连接时的中间接口电路。8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。同时必须具有与外设连接的接口A、B、C口。由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：与CPU连接

9

基于单片机的数字采控器设计

部分、与外设连接部 分、控制部分。

B. 方案二：采用串转并输出方式

输出采用74HC595芯片。74HC595是具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。74HC595的主要优点是数据存储寄存器，在移位的过程中，输出端的数据可以保持不变。这在串行速度慢的场合很有用处，数码管没有闪烁感。与164只有数据清零相比，74HC595还多有输出端使能/禁止控制端，可以使输出为高阻态。

综上所述，由于方案二是串转并口输出，使用的I/O口比较少，而方案一是并口输出，占用的接口比较多，单片机的I/O接口显然不够用，所以本设计选择方案二。

74HC595简介： 74HC595是具有8位移位寄存器和一个存储器。数据在的上升沿输入，在的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（），和一个串行输出（），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能 OE时（为低电平），存储寄存器的数据输出到总线（管脚图见图2-5）。

图2-5 74HC595管脚图

A）管脚功能简介

Q1~Q7：并行数据输出口，即存储寄存器的数据输出口 ：串行输出口，其应该接SPI总线的MISO接口 ：存储寄存器的时钟脉冲输入口 ：移位寄存器的时钟脉冲输入口 ：输出使能端 ：芯片复位端 ：串行数据输入

10

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库论文(5 - 23)- 终结版 - 图文(3)在线全文阅读。