CADENCE 仿真流程(3)

1、设置拓扑结构的仿真参数

因为对各个器件及阻容器件的模型已经全部指定，所以抽取出来的拓扑上面的各IO都有相应的IO模型，对那些没有指定模型的管脚，Cadence会赋给它缺省的模型。Cadence抽取出的拓扑结构是根据各元器件的相对位置并考虑到布线方便抽取的，其中互连线的距离是它计算的曼哈顿距离（即Δx+Δy）。仿真的主要目的就是根据仿真的结果来优化网络的拓扑结构，用来约束PCB布线，使布线按照最优结果方向进行。

SQ Signal Explorer Expert界面除了菜单与工具栏以外分为两个部分，即上面的拓扑示意图与下面的参数、测量选择以及结果、控制的标签窗口。

在下面的Parameters标签窗口中的白色区域是可以编辑的，而灰色区域是无法编辑的，

CIRCUIT是整个参数的总标题，下面的tlineDelayMode栏可以选择是用时间还是用长度表示传输线的延时（若用长度表示，则缺省的单位是mm，若用时间表示，则缺省的单位是ns，其中传输线的缺省传输速度是140mm每ns）；userRevision表示目前的拓扑版本（第一次一般是1.0，以后修改拓扑时可以将此处的版本提高，这样以后在Constraint Manage里不用重新赋拓扑，只要升级拓扑即可）。

点击开单板名称后，下面就列出本拓扑的内各个元件（包括器件、阻容、电源、传输线），可以编辑各个元件的特性；

对器件，可以选择对应管脚的IO BUFFER模型，但一般不推荐去更改它的模型，因为

已经赋给器件整体模型了，相应的IO Buffer的模型也就确定了。

对阻容器件，可以更改它们的阻容值； 对电源，可以更改电源值；

对传输线，可以更改以下几项：impedance，即传输线的交流阻抗，可以根据叠层情况

在适当范围内更改它；propDelay，即传输线的延时来表示的长度；traceGeometry，传输线的类型，即是微带线或带状线，由于在前仿真中传输线是用一个集中式的无损耗模型来表示的，所以这边选择微带线或带状线的关系并不大；velocity，传输线的信号传输速度，这边一般不去改变它，用它的缺省值，即5567.72mil/ns，约14cm/ns。

为了得到更大范围内的仿真结果，扩大参数的选择范围，我们一般对阻容器件的阻值、2、 设置激励源

在各个元件的参数设定后，接着进行激励源设置。点击作为驱动源的模型上面、位号下面的Tristate，出现图14所示的窗口进行选择：

在Cadence中共有7种激励：

Pulse：脉冲方波，就是时钟源性质的波形，如果选择Pulse，整个界面中的其他选项是灰的，不允许再选；

Rise：表示一个上升沿； Fall：表示一个下降沿；

Custom：表示一种可以自定义的波形激励，这是最常用的波形，在这种形式下，首先

传输线的阻抗、传输线的长度选择多个值进行扫描仿真（sweep simulation）。

在Frequence中输入信号的频率，在Pattern中输入波形的形状。其它的填缺省即可；

Quite Hi：稳定高电平； Quite Lo：稳定低电平；

Tristate：三态，对非驱动源，都选择三态。 设置完成后点击ok即可。

图14： 激励源设置窗口

3、 整个仿真参数的设置

在SQ signal explorer expert主界面选择Analyze/Preference，弹出图15所示的窗口 ● 其中标签Pulse Stimulus设置驱动源类似时钟波形仿真时的仿真参数，在Switching Frequence中填入时钟的频率，其它项保持它们的缺省值；

● 在标签Simulation Parameters中设置仿真的时间、精度等，如果你对Fixed Duration选中，则仿真时间长度就是后面空格中的值，否则它将对你在激励源中填入的所有波形进行仿真。对Waveform Resolution中是指仿真的精度，即每隔多少时间取一点进行仿真，如果这儿用的是Default，那么Cadence自动认定精度是仿真总时间的百分之一，也就是说它总共抽取100个点进行仿真。对Cutoff Frequency中是指选定范围内对互连线的寄生参数进行计算，这主要是指在拓扑中具有真实的传输线线段时，在前仿真中可以不管这一项。对Buffer Delays是指如何从仿真中得到Buffer Delay，若选择From Library则是指它从仿真模型里得到的，而选择On-the-fly则是从实际仿真数据中得到的，这儿必须选择On-the-fly，以使结果的正确性。

● Simulation Modes是指仿真的快慢方式，在FTS Mode中共有5种模式可以选择：Fast（驱动、接收都在快模式下）、Typical（正常模式）、Slow（慢模式）、Fast/Slow（驱动在快

模式、接收在慢模式）、Slow/Fast（驱动在慢模式、接收在快模式）。为了在Worst Case下仿真，我们一般选择Fast和Slow两种模式进行仿真，最后两种模式因为在实际中不容易遇到，所以我们一般不选。Driver Excitation是指对驱动源进行选择，如选择Active Driver则表示只将拓扑中指定的驱动源作为驱动进行一次仿真，而如选择All-Drivers则是对拓扑中的每个能作为驱动源的器件作为驱动轮流仿真一次，如在图中四个器件都可以作为驱动源（因为都是IO类型的Buffer），则会仿真4次，注意在这种情况下拓扑中的所有器件都必须设成Tristate模式，而且对驱动源是当成Pulse进行仿真的，所以在这种方式下对驱动源的参数设置在Pulse Stimulus中。

● 在Measure Mode中主要设置测量的一些选择，对Measure Delays At：如选Input Threshold表示以输入Buffer的Vil与Vih进行Buffer Delay测量的，如选Vmeas则表示以输出Buffer的参考电压进行测量的，我们应该选择Input Threshold。对Receiver Selection，如选All表示所有非驱动的器件都作为接收，如选Select One则在仿真开始时它会让你选择其中的一个作为接收源。在我们的实际仿真中，对这两个选择的意义并不大，因为无论选哪一种，在仿真后数据报表中都会列出所有非驱动源的数据结果。在Custom Simulation中选择仿真的类别，Reflection表示时域发射仿真，Crosstalk表示串扰仿真，EMI表示电磁干扰仿真。

● 在EMI标签窗口中，主要设定EMI的规则，及接收天线的距离（Cadence对EMI仿真只能看它的EMI能不能符合设定的规则）。

图15： 仿真参数设置窗口

4、 仿真结果的设置

在SQ signal explorer expert主界面下部分中的Measurement标签窗口（图16所示）中选择Reflection，在Reflection下面将需要显示结果的值选中。

图16： SQ signal explorer expert主界面下的Measurement标签栏

5、 仿真

在拓扑上各元件的参数设定以后以及仿真参数设定以后，即可以进行仿真。仿真可以点击工具图标或执行命令Analyse/Simulation。仿真完成后，根据设置的仿真模式和仿真次数，在下面的Result栏中就会显示出相应的仿真结果数据。右击某一个数据后选择View Waveform，就可以进入Sigwave界面看波形。如图17所示：双击左边波形名称中任何一个波形符号即可打开或关闭相应的波形，选中波形后还可以更改波形的颜色。

对左边的一些波形名称解释如下：

ODTA D4 K3表示拓扑中D4器件K3 Pin处的波形； ODTA D4 K3_buffdly表示接测试负载时K3 Pin处的波形； ODTA D4 K3_buffdlyi表示接测试负载时K3 Pad处的波形； ODTA D4 K3i表示拓扑中D4器件K3 Pad处的波形；

注意对buffdly与buffdlyi的波形只有驱动端才有，对接收端，都只有输入端Pin 与Pad的两个波形。

在波形图上打开测试负载曲线和所关心的接收曲线，同时打开Vmeas和接收端的Vil、Vih，就可以进行SwitchDelay和SettleDelay等数值实际测量，测量的结果应该与主界面Result栏中的数据一致。

图17： 波形窗口

目前，Cadence还不能从PCB预布局或PCB板图中直接抽取出差分线进行，对于差分线的仿真必须在SQ Signal Explorer Expert中手工加入元件和互连线来模拟实际的板图结构来进行仿真。手工加入元件的方法是Edit/Add Part，即可以加入各种IO Buffer，分立的ESPICE器件，互连线（包括TLINE与TRACE）等。

6、 给拓扑加约束

在仿真中，需要根据仿真结果不断修改拓扑结构以及预布局上元器件的相对位置，得到一个最优的拓扑结果，就需要在拓扑中加入约束，并将有约束的拓扑赋给板中的网络，用以指导与约束随后的PCB布线。

加约束的方法：在SQ signal explorer expert主界面选择Set/Constraint，就可以在弹出的图18所示框中加入各种约束，下面分别介绍：

● 在Switch-Settle栏，可以填入从各发送端到各接收端的Min Switch Delay和Max Settle Delay，这是对时钟同步信号而言的，是根据芯片Datasheet上的AC参数及公式计算得到的；这一栏的数据对布线而言没有任何作用，它是作为后仿真检查的参考用的；

● 在Prop Delay栏，填入拓扑中各个Pin到Pin、Pin到T点以及T点到T点的传输延时规则，直观地说，也就是对拓扑中各传输线长度的限制，这一栏的规则是最重要的规则，它将直接约束PCB的布线；

●在Impedance栏，它是对拓扑中各段传输线阻抗的约束，约束了各段传输线的阻抗变化范围，若这一栏不填，则表示对传输线的阻抗无要求；

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库CADENCE 仿真流程(3)在线全文阅读。