a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例
如a： 00011001
10110100100110
b： 0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。
（飞利浦－大唐笔试）
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利
浦－大唐笔试）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：
y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位
小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，
试讨论该产品的设计全程。（仕兰微电子）
78、sram，falsh memory，及dram的区别？（新太硬件面试）
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯
毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记
不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
80、Please draw schematic of a common SRAM cell with 6
transistors,point out which nodes can store data and which node is word line control? （威盛笔试题cir cuit design-beijing-03.11.09）
81、名词:sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
压控振荡器的英文缩写(VCO)。
动态随机存储器的英文缩写(DRAM)。
名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、
pipeline IRQ,BIOS,
USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(
离散傅立叶变换
)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
____________________________________________________________
IC设计基础（流程、工艺、版图、器件）
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一
些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RIS
C、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）
2、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制
造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定
制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们
又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、
质量稳定以及可实时在线检验等优点
3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）
4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）
5、描述你对集成电路设计流程的认识。（仕兰微面试题目）
6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）
7、IC设计前端到后端的流程和eda工具。（未知）
8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的
tool.（未知）
9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题）
10、写出asic前期设计的流程和相应的工具。（威盛）
11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）
先介绍下IC开发流程：
1.）代码输入（design input)
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
语言输入工具：SUMMIT VISUALHDL
MENTOR RENIOR
图形输入: composer(cadence);
viewlogic (viewdraw)
2.）电路仿真（circuit simulation)
将vhd代码进行先前逻辑仿真，验证功能描述是否正确
数字电路仿真工具：
Verolog： CADENCE Verolig-XL
SYNOPSYS VCS
MENTOR Modle-sim
VHDL : CADENCE NC-vhdl
SYNOPSYS VSS
MENTOR Modle-sim
模拟电路仿真工具：
***ANTI HSpice pspice，spectre micro microwave: eesoft : hp
3.）逻辑综合（synthesis tools)
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路
；将初级仿真
中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路
仿真阶段进行再
仿真。最终仿真结果生成的网表称为物理网表。
12、请简述一下设计后端的整个流程？（仕兰微面试题目）
13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需
要哪些基本元素？（仕兰微面试题目）
14、描述你对集成电路工艺的认识。（仕兰微面试题目）
15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（
仕兰微面试题目 ）
16、请描述一下国内的工艺现状。（仕兰微面试题目）
17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）
18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题
目）
19、解释latch-up现象和Antenna effect和其预防措施.（未知）
20、什么叫Latchup?（科广试题）
21、什么叫窄沟效应? （科广试题）
22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差 别？（仕兰微面试题目）
23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么
要求？（仕兰微面试题目）
24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能
的传输特性和转移特性。（Infineon笔试试题）
25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广
试题）
26、Please explain how we describe the resistance in
semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛笔试题circuit design-beijing-03.11.09）
27、说明mos一半工作在什么区。（凹凸的题目和面试）
28、画p-bulk 的nmos截面图。（凹凸的题目和面试）
29、写schematic note（？）， 越多越好。（凹凸的题目和面试）
30、寄生效应在ic设计中怎样加以克服和利用。（未知）
31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微
电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉
的软件:Cadence,Synops ys, Avant，UNIX当然也要大概会操作。
32、unix 命令cp -r, rm,uname。（扬智电子笔试）
____________________________________________________________
单片机、MCU、计算机原理
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流
流向和控制流流
向。简述单片机应用系统的设计原则。（仕兰微面试题目）
2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的
P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠
地址？根据是什么？若有，则写出每片2716的重叠地址范围。
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库电子工程师常见面试题(3)在线全文阅读。
相关推荐：