集成电路制造工艺台阶覆盖问题

集成电路制造工艺

—台阶覆盖问题

（西安电子科技大学微电子学院， 西安 710071）

摘要：

在特征尺寸减小的情况下,最具挑战性的问题之一就是如何在小通孔和互连线中实现保形的阶梯覆盖.随着科学技术的发展，以及社会的需求，传统的淀积工艺面临巨大的挑战，如何适应社会的需求，克服工艺中有关台阶覆盖性问题的困难，寻找更加有效的方法迫在眉睫。早期的物理气相淀积（PVD）主要制备金属薄膜，且台阶覆盖性差。化学汽相淀积（CVD）过去一直是薄膜半导体器件淀积的主力。对于不同的晶粒尺寸,我们都可以实现良好的淀积产出率和相应的阶梯覆盖，该技术采用挥发性前驱物，受热分解淀积在衬底上形成高质量薄膜。但用在当前及下一代模块所需的极具挑战性的器件结构时，这种常规工艺的局限性就很明显。原子层淀积（ALD）是超越CVD的技术，迅速被认可是需要精确控制厚度、台阶覆盖和保形性时应选用的新技术。

关键词：半导体 工艺 CVD PVD ALD台阶覆盖 方法 Abstract:

In the characteristic dimensions of decreased, the challenging one of the problems is how little through holes in the interconnect and realize the shape step coverage. With the development of science and technology, and the needs of the community, the traditional deposition process is facing a great challenge, how to adapt to the needs of the community, to overcome the steps in the process of coverage the difficulty of the problem, find a more effective

1

method is imminent. The early physical vapour deposition (PVD) main preparation metal film and steps and poor coverage. Chemical vapor deposition (CVD) used to be thin film deposition of main semiconductor devices. For different grain size, we can achieve good deposition output and the corresponding step coverage, this technology USES volatile precursors, thermal decomposition deposition in the substrate form high quality film. But with the current and the next generation module in the challenging device structure, the limitations of conventional technology was evident. Atomic layer deposition (ALD) is beyond CVD technology, rapid recognition is need precision control thickness, steps and the form sex covered when the new technology should be chosen

Keywords: semiconductor;process; CVD PVD;ALD; step coverage;means 1.引言

台阶覆盖性是半导体工艺过程淀积中非常重要的一个问题，金属和合金作为溅射靶材在微电子中有很多的应用,包括接触、通孔、互连线、防止铜扩散的阻挡层和铜电镀前的铜种子层。其中最具挑战性的问题之一就是如何在小通孔和互连线中实现保形的阶梯覆盖。保形覆盖：所有图形上淀积的薄膜厚度相同，也称共性

2

(conformal）覆盖。理想的或一致性的台阶覆盖如图2a所示，沿着台阶所有界面的膜层厚度是均匀的，不论表面几何形状，反应淀积物在台阶表面吸附后迅速迁移，才能使薄膜厚度均匀。图2b为非均匀覆盖。

2.台阶覆盖的意义

高水平的工艺良品率是生产性能可靠的芯片并获得收益的关键所在。台阶覆盖的意义在于半导体集成电路器件的性能，可靠性以及生产效率和工艺良品率的提高都有这种大的影响。

3.各种淀积工艺的比较

①.物理气相淀积（PVD）

PVD是英文Physical Vapor Deposition（物理气相沉积）的缩写，是在真空条件下，采用低电压、大电流的电弧放电技术，利用气体放电使靶材蒸发并使被蒸发物质与气体都发生电离，利用电场的加速作用，使被蒸发物质及其反应产物沉积在工件上。

物理气相沉积具有金属汽化的特点，与不同的气体发应形成一种薄膜涂层。今天所使用的大多数 PVD 方法是电弧和溅射沉积涂层。这两种过程需要在高度真空条件下进行。Ionbond 阴极电弧 PVD 涂层技术在 20 世纪 70 年代后期由前苏联发明，如今，绝大多数的刀模具涂层使用电弧沉积技术。当前物理气相沉积分为三类，射频直流溅射、PLD、ion beam。

1.工艺温度

典型的 PVD 涂层加工温度在 250 ℃— 450 ℃之间，但在有些情况下依据应用领域和涂层的质量， PVD 涂层温度可低于 70 ℃或高于 600 ℃进行涂层。

3

2.涂层适用的典型零件 。PVD 适合对绝大多数刀具模具和部件进行沉积涂层，应用领域包括刀具和成型模具，耐磨部件，医疗装置和装饰产品。材料包括钢质，硬质合金和经电镀的塑料。

3.典型涂层类型

涂层类型有 TiN，ALTIN，TiALN，CrN，CrCN，TiCN 和

ZrN, 复合涂层包括TiALYN 或 W — C:H/DLC 。涂层厚度一般 2~5um，但在有些情况下，涂层薄至 0.5um，厚至 15um装载容量。涂层种类和厚度决定工艺时间一般工艺时间为 3~6 小时。

4.加工过程优点

适合多种材质，涂层多样化 ，减少工艺时间，提高生产率，较低的涂层温度，零件尺寸变形小，对工艺环境无污染

5.缺点

由于不同粒子溅射速率不同，所以物理气相沉积薄膜组分控制比较困难，台阶覆盖性差台阶覆盖性差 (~ 15%) 和空隙填充能力差。

由于PVD工艺是通过轰击靶材而溅射淀积到硅片上的，因此极易形成沟槽顶部的突悬(overhang)，同时会出现底部厚、侧壁薄的情况（图3）。这样典型的形貌最终将导致开口过小而影响铜的电镀，无法形成无孔洞的缝隙填充。另外，随着节点的减小，阻挡层的横截面积相对于铜导线占整个导线横截面积的比例变

4

得越来越大。但是，实际上只有铜才是真正的电流导体，因此阻挡层的厚度严重影响了铜导线的有效阻值。这就要求TaN阻挡层非常薄，一般小于120A，对薄膜的一致性和均匀性要求极高。

②.化学气相淀积（CVD）

化学气相沉积(CVD) (Chemical Vapor Deposition)是半导体工业中应用最为广泛的用来沉积多种材料的技术，包括大范围的绝缘材料，大多数金属材料和金属合金材料。从理论上来说，它是很简单的：两种或两种以上的气态原材料导

入到一个反应室内，然后他们相互之间发生化学反应，形成一种新的材料，沉积到晶片表面上。淀积氮化硅膜(Si3N4)就是一个很好的例子，它是由硅烷和氮反应形成的。

然而，实际上，反应室中的反应是很复杂的，有很多必须考虑的因素，沉积参数的变化范围是很宽的：反应室内的压力、晶片的温度、气体的流动速率、气体通过晶片的路程(如图4所示)、气体的化学成份、一种气体相对于另一种气

5

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库集成电路制造工艺台阶覆盖问题在线全文阅读。