SYS.C程序解释
#include
void MY_NVIC_SetVectorTable(u32 NVIC_VectTab, u32 Offset) {
//检查参数合法性
assert_param(IS_NVIC_VECTTAB(NVIC_VectTab)); assert_param(IS_NVIC_OFFSET(Offset));
SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置NVIC的向量表偏移寄存器
//用于标识向量表是在CODE区还是在RAM区 }
解释：前面两行是用来检查参数合法性，这里不作分析。重点看第三行。
#define NVIC_VectTab_RAM ((u32)0x20000000) #define NVIC_VectTab_FLASH ((u32)0x08000000)
typedef struct {
vuc32 CPUID; vu32 ICSR; vu32 VTOR; vu32 AIRCR; vu32 SCR; vu32 CCR;
vu32 SHPR[3]; vu32 SHCSR; vu32 CFSR; vu32 HFSR; vu32 DFSR; vu32 MMFAR; vu32 BFAR; vu32 AFSR; } SCB_TypeDef;
在<<权威指南>>第一百零四页,有这么一段话: NVIC 中有一个寄存器，称为“向量表偏移量寄存器”（在地址0xE000_ED08处），通过修改它的值就能定位向量表。但必须注意的是：向量表的起始地址是有要求的：必须先求出系统中共有多少个向量，再把这个数字向上增大到是2的整次幂，而起始地址必须对齐到后者的边界上。例如，如果一共有32个中断，则共有32+16（系统异常）=48个向量，向上增大到2的整次幂后值为64，因此地址
地址必须能被64*4=256整除，从而合法的起始地址可以是：0x0, 0x100, 0x200等。
Offset:是偏移量的计算
也就是说STM32自己有60个中断,加上CM3的16个,总共有76个中断,扩大到2的整次幂,那就是128,然后再乘以4，得到512，也就是0X200.根据这样计算,合法的偏移地址应该是0X0,0X200,0X400,0X600,0x800......
29 TBLBASE R/W 0 Table base in Code (0) or RAM (1)
28:7 TBLOFF R/W 0 Table offset value from Code region or RAM region
屏蔽前七位0x1FFFFF80和后三位+Offset + VECTTOR就是开始地址，低7位没有用到，所以&0X80。 VTOR设置只有BIT【28：7】，你把(u32)0x1FFFFF80二进制看看是不是【28：7】。
//设置NVIC分组
//NVIC_Group:NVIC分组 0~4 总共5组 //CHECK OK //091209
void MY_NVIC_PriorityGroupConfig(u8 NVIC_Group) { u32 temp,temp1; temp1=(~NVIC_Group)&0x07;//取后三位 temp1<<=8; temp=SCB->AIRCR; //读取先前的设置 temp&=0X0000F8FF; //清空先前分组 temp|=0X05FA0000; //写入钥匙 temp|=temp1; SCB->AIRCR=temp; //设置分组 }
解释：CM3 内核支持256 个中断，其中包含了16 个内核中断和240 个外部中断，并且具有256级的可编程中断设置。但STM32 并没有使用CM3 内核的全部东西，而是只用了它的一部分。STM32 有76 个中断，包括16 个内核中断和60 个可屏蔽中断，具有16 级可编程的中断优先级。而我们常用的就是这60 个可屏蔽中断，所以我们就只针对这60 个可屏蔽中断进行介绍。
在 MDK 内，与NVIC 相关的寄存器，MDK 为其定义了如下的结构体： typedef struct {
vu32 ISER[2];
u32 RESERVED0[30]; vu32 ICER[2]; u32 RSERVED1[30]; vu32 ISPR[2];
u32 RESERVED2[30]; vu32 ICPR[2];
u32 RESERVED3[30]; vu32 IABR[2];
u32 RESERVED4[62]; vu32 IPR[15]; } NVIC_TypeDef;
STM32 的中断在这些寄存器的控制下有序的执行的。了解这些中断寄存器，你才能方便的
使用STM32 的中断。下面重点介绍这几个寄存器： ISER[2]：ISER 全称是：Interrupt Set-Enable Registers，这是一个中断使能寄存器组。上面说了STM32 的可屏蔽中断只有60 个，这里用了2 个32 位的寄存器，总共可以表示64 个中断。而STM32 只用了其中的前60 位。ISER[0]的
bit0~bit31 分别对应中断0~31。ISER[1]的bit0~27对应中断32~59；这样总共60 个中断就分别对应上了。你要使能某个中断，必须设置相应的ISER位为1，使该中断被使能(这里仅仅是使能，还要配合中断分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断，请参考stm32f10x_nvic..h 里面的第36 行处。
ICER[2]：全称是：Interrupt Clear-Enable Registers，是一个中断除能寄存器组。该寄存器组与ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和ICER 一样。这里要专门设置一个ICER 来清除中断位，而不是向ISER 写0 来清除，是因为NVIC 的这些寄存器都是写1 有效的，写0 是无效的。具体为什么这么设计，请看《CM3 权威指南》第125 页，NVIC 概览一章。
ISPR[2]：全称是：Interrupt Set-Pending Registers，是一个中断挂起控制寄存器组。每个位对应的中断和ISER 是一样的。通过置1，可以将正在进行的中断挂起，而执行同级或更高级别的中断。写0 是无效的。
ICPR[2]：全称是：Interrupt Clear-Pending Registers，是一个中断解挂控制寄存器组。其作用与ISPR 相反，对应位也和ISER 是一样的。通过设置1，可以将挂起的中断接挂。写0 无效。
IABR[2]：全称是：Active Bit Registers，是一个中断激活标志位寄存器组。对应位所代表的中断和ISER 一样，如果为1，则表示该位所对应的中断正在被执行。这是一个只读寄存器，通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。
IPR[15]：全称是：Interrupt Priority Registers，是一个中断优先级控制的寄存器组。这个寄存器组相当重要！STM32 的中断分组与这个寄存器组密切相关。IPR 寄存器组由15 个32bit 的寄存器组成，每个可屏蔽中断占用8bit，这样总共可以表示15*4=60 个可屏蔽中断。刚好和STM32 的可屏蔽中断数相等。IPR[0]的[31~24]，[23~16]，[15~8]，[7~0]分别对应中中断3~0，依次类推，总共对应60 个外部中断。而每个可屏蔽中断占用的8bit 并没有全部使用，而是只用了高4 位。这4 位，又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这两个优先级各占几个位又要根据SCB->AIRCR 中中断分组的设置来决定。
这里简单介绍一下 STM32 的中断分组：STM32 将中断分为5 个组，组0~4。该分组的设置是由SCB->AIRCR 寄存器的bit10~8 来定义的。具体的分配关系如下表所示：
优先级具体详解请详见CM3权威指南第108页。
通过这个表，我们就可以清楚的看到组 0~4 对应的配置关系，例如组设置为3，那么此时所有的60 个中断，每个中断的中断优先寄存器的高四位中的最高3 位是抢占优先级，低1 位是响应优先级。每个中断，你可以设置抢占优先级为0~7，响应优先级为1 或0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。
MY_NVIC_PriorityGroupConfig(u8 NVIC_Group)：该函数的参数NVIC_Group 为要
设置的分组号，可选范围为0~4，总共5 组。如果参数非法，将可能导致不可预料的结果。
temp1=(~NVIC_Group)&0x07;//取后三位
假设分组为第3组，则NVIC_Group=3=0000 0011，～NVIC_Group=1111 1100. ～NVIC_Group＆0x07=0000 0100.
赋给temp1=0000 0000 0000 0000 0000 0000 0000 0100（u32）
temp1<<=8;
此时左移8位后temp1=0000 0000 0000 0000 0000 0100 0000 0000
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库STM32学习笔记-SYS程序解释（原子） - 图文在线全文阅读。
相关推荐：