大连海洋大学本科毕业论文（设计） 第三章 硬件电路设计
第三章 硬件电路设计
3.1总体硬件模块图
数据 存储器 单片机报警显示（有 需要时添加） 按键输入 液位值检测 （传感器） 模数转换器 低极值给液 高极值排液 （电机） LED显示 图 2总体硬件模块图
与主机通讯（通讯单元） 时钟单元（无要求可略） 该框图简述了调控模型由待测液位的数值获取，到液位值数模转换并传递给数据存储元件（存储并利用提高单片机运作效率），信号转换处理再传递给单片机直至显示是否报警，电机是否需要运作，同时屏幕显示液位值（有时钟要求的可添加），其中通讯单元的出现能够达到与主机系统通信的目的。
3.2单片机AT89S52的硬件设计
此图为单片机AT89S52引脚图3。
图 3 AT89S52引脚图
12
大连海洋大学本科毕业论文（设计） 第三章 硬件电路设计 P0口是输入/输出漏极开路双向八位端，该端输出时每个引脚可以驱动八个 TTL逻辑电平。 从P0送入“1”则该引脚为高输入阻抗。
当进入程序和外部数据存储器，P0端还用作低八位地址/数据多路复用。以这种方式上拉电阻应存在于P0端内。当闪存编程，P0端还可接纳字节代码;当程序校验情况下，此时字节指令将被输出。当程序校对时外面将电阻进行上拉是有必要的。
P1端是八位双向输入/ 输出口，由内在结构上拉电阻构成，该口驱动四个逻辑电平（TTL）可由输出缓冲器控制。 P1端入为1，端口被上拉电阻拉高，那么就能够用作输入端口。
同时P1各端口也具有另一类的功能。
端口P2是上拉电阻的八位双向输入/ 输出端，其中4 TTL逻辑电平可用P2端的输出缓冲器带动。 P2端口输送值为一时意味着该端接上拉电阻，即该端用作输入功能使用。输入管脚拉出内阻低电流输出IIL。
P3端输入值为一，此时能够用作I/O口使用。
端口P3能够收到控制信号，该信号是关于闪存编程与验证的。
P3端管脚号 名称
0 1 2 3 4 5 6 7
RXD TXD INTO INTI TO TI WR RD
功能 串行输入 串行输出 外中断0 外中断1 定时/计数器0 定时/计数器1 外部数据存储器写（可选） 外部数据存储器读（可选）
表 1管脚的第二功能 ALE / PROG：外部存储器存取程序或数据存储器被访问，ALE（地址锁存使能）脉冲输出为低八位字节的锁存地址。在正常操作下，ALE用1/6的输出时钟信号的脉冲振荡频率为固定频率，该值可作为一个外部时钟输出或时间定时。应当指出无论何时存储器访问外部数据都会略过单位脉冲ALE。在闪存编程中，此管脚能够进行PROG（编程脉冲）的输送。
RST为恢复初始数值。
EA/ VPP：允许外部被访问，声称只有CPU进入程序的外部存储器（地址0000H至FFFFH），EA始终应维持电位（地）。应当指出的是：内部EA会因为LB1端被编程而在恢复初始状态下锁定并记录。
作为高电位口EA（连接VCC侧），CPU的内部命令将会被运作。当编程闪存该引脚允许编程电压+12VPP，必须是该设备的编程电压是12VPP。
PSEN许可证的输送是外部程序存储元件读取指示灯，单片机之后从外部提取命令或数据，PSEN在两次单位机器周期时间内生效，同时产生脉冲的个数为2，在这段有效时间里，存储器件被访问外部数据，PSEN信号将被略过次数为2。
13
大连海洋大学本科毕业论文（设计） 第三章 硬件电路设计 振荡元件反相放大器的输入与输出分别为XTAL一号与二号，同时一号也为内部发生时钟电路。
为了让单片机能在常规状态下运行，这就需要满足单片机的运行条件，考虑到不必准确的时间系统，并为计算通信串行波特率便捷，选取11.0592兆赫兹为晶体时钟，以及额外复位电路构造了单元模块。
AT89S52时钟电路和复位电路设计图4：
图 4复位电路与时钟电路
图上RST引脚微控制器能够进行上电复位和手动功能的恢复; XTAL1和XTAL2与单片机对应引脚相连通同时与两个电容值为30PF并联，用以振荡元件（晶体）启动。
P0上拉电阻在此口不被用作高电位I/O时，在运作时电路的上拉阻值应选八万欧电阻。
3.3存储单元的硬件设计
内存块设定相对明了，因为单片机作为数据线和低八位地址线一起使用，则必须应用地址锁存元件74LS373。如上所述32KRAM被选作用于存储，所以我们选择了同51系列具有相同性能的随机数据存储器62256。
在图5中使用该芯片管脚模块功能图：
14
大连海洋大学本科毕业论文（设计） 第三章 硬件电路设计
图 5 62256引脚
引脚A0~A14（总数为15）为62256的地址总线，查找范围上升到32kB; 输入/输出的零至七号端口为八位三态数据双向端口; VCC、VSS为电源线和地线;接口片选CS为低电位生效; OE/ WE在低电位有效情况下，可通过输送数据线进行读取与写入。
74LS373作为最为广泛使用芯片的地址锁存器，其本质具有三态缓冲器触发器。扩大外部存储器通常运用74LS373。
当74LS373OE电位为低的情况下，该元件将会应用电位值为高的终端C，输出Q零至七端口输出状态与D1~D7端口的输送相同的状态; ?的跳变为负的情况下，输入D零至七端口的数据将会被锁存到Q0~Q7端口。
不论D0~D7端口与LE端口的状态如何，Q零至七端口的输出状态全为高阻（浮空状态）；管脚1为低电位情况下Q0~Q7端口的输出即刻与D0~D7端口的输入状态一致，前提LE管脚有下降沿的体现。
当74LS273能够充当地址锁存，当闩锁时1号引脚的销必须被连接到高电位，反相ALE连11管脚，对于低电位1号引脚74LS373确保启用11号与微控制器ALE构成直接关系。
根据连通设计电路图的传统方法图6所示。
15
大连海洋大学本科毕业论文（设计） 第三章 硬件电路设计
图 6 存储单元电路
D0~D7（总共8个）端口与P0相接，输出提供的为八个低电位地址。输送端OE与地相接即三态门输送处于常开状态。
3.4 输入与显示设计
键盘是组成该调控模型的重要部分，可以完成将数据向调控模型输送及命令派送等，作为微控制器人为操控首要方式。
由于该课题所用按钮数目不多，因此使用键盘接口电路独立式。按任意键个体直接进入输入/输出端与单片机自身相连，单片机人机交互系统通过程序扫描的实现。
该方案通过查看输入/ 出端口读取当下按钮情况，有按动时对应的输入/出端转成低电位，不按则处于下拉阻力方式的高电位状态，所以获取输入 / 出端现状即可确定是否被按下一个按钮。图7为按键电路。
图 7 按键电路
16
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库基于单片机的液位控制系统的设计 郭亮 11(4)在线全文阅读。
相关推荐：