77范文网 - 专业文章范例文档资料分享平台

EDA数字电子实习报告 - 报时式电子钟(2)

来源:网络收集 时间:2019-04-23 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

clk_01_33clk_j_01_33clk_i_01_33HPINPUTVCCINPUTVCCQH[7..0]COMCOSPIN_45MPPIN_46HPHMPMCLK2Kinst2COMHTHPMTCOSCLRMPinst4CLKHTMTCLRinstQH[7..0]QM[7..0]COMQS[7..0]COSQM[7..0]COMQS[7..0]COSclk_d_01_33clk_q_01_33HPMPCLK2Kinst5QH[7..4]QH[3..0]QM[7..4]QM[3..0]QS[7..4]QS[3..0]LED[6]CLKCLK1KCLK2KINPUTVCCPIN_79D5[3..0]D4[3..0]D3[3..0]D2[3..0]D1[3..0]D0[3..0]CLK1KabcdefgS[2..0]LED[5]LED[4]LED[3]LED[2]LED[1]LED[0]OUTPUTOUTPUTLED[6..0]SEL[2..0]inst1PIN_7PIN_8PIN_9PIN_16PIN_15PIN_14PIN_13PIN_12PIN_11PIN_10clk_y_01_33QM[6]QM[4]QM[3]QM[0]QS[6]QS[4]QS[0]QS[3]Q0YQ1Q2Q3Q4Q5Q6Q7CLK1KCLK2KCLKinst6OUTPUTYPIN_68 6

【工作原理】

1.总体方案设计

针对题目设计要求,经过分析与思考,采用74160系列芯片进行设计。以74160计数器为基础制作数字钟基本功能模块,实现秒,分,时的基本计数和进位功能。计数器以清零法连接,每两片构成一位,分别为六十进制(秒),六十进制(分)和二十四进制(小时),进位端输出接清零加反向器,起延时作用使高位在低位清零后计数。最总完成一日二十四小时的计时。 2.74160功能表

输入 清零 CLR L X 预置 使能 时钟 预置数据输入 CP D3 D2 D2 D0 输出 Q1 Q2 Q3 Q4 进位

TC Q0 Q1 Q2 Q3 C

S1

S2 74LS160

CP D0 D1 D2 D3 LD RD

LDN CEP CET X X X X X ↑ X X X X L L L L L # H L D3 D2 D2 D0 D3 D2 D2 D0 H H H

H H H L X X L X X X X X X X X X X X X X X 7

保持 保持 计数 # L # H H ↑ 74160功能表

3.各模块的设计

(1)60进制分、秒计数器的设计

由74LS160构成的60进制计数器如图3所示。将一片74LS160设置成10进制加法计数器,另一片设置成6进制加法计数器。两片74LS160按同步置数发串接而成。秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲。图1电路为秒计数器,

OUTPUTQS[7..0]QS[59]NOTinst8QS[4]OUTPUTCOSQS[7]QS[6]QS[5]QS[3]QS[2]NAND3COUNTERCOUNTERRCOQDQCQBQARCOQDQCQBQAinst5QS[1]QS[0]GNDQS[59]instCLKCLRINPUTVCCVCCINPUTVCCinst2CLRNENPENTDCBALDNCLRNENPENTDCBALDNCLKCLK7416074160

秒计数器的运行波形如下图所示:

8

CLKINPUTVCCinstCOUNTERCLKVCCQM[59]NOTQM[7]QM[6]QM[5]QM[4]inst7GNDOUTPUTOUTPUT运行的波形如下图所示:

CLRNENPENTDCBALDNRCOQDQCQBQA分钟计数器的设计图如下:

(2)24进制时计数器的设计

74160COMQM[59]NAND3QM[7..0]inst6 当个位计数状态为Q3Q2Q1Q0=0011,十位计数器状态为Q3Q2Q1Q0=0010

9

inst1COUNTERCLKQ[1]Q[2]INPUTVCCINPUTVCCQM[3]QM[2]QM[1]QM[0]CLRNENPENTDCBALDNRCOQDQCQBQA74160

CLKVCCINPUTVCCinstCOUNTERCLK运行的波形图如下:

QH[7]QH[6]QH[5]QH[4]GNDQH[24]CLRNENPENTDCBALDNRCOQDQCQBQA74160NAND3(3)时间计数器模块clk的设计:

inst9inst1位、十位计数器的置数端,使计数器清零,从而构成24进制计数器。

时,要求计数器规零。通过把个位Q0 Q1、十位Q1进入与非门后的信号送到个

10

IN1IN2INPUTVCCINPUTVCCCOUNTERCLKQH[3]QH[2]QH[1]QH[0]CLRNENPENTDCBALDNGNDRCOQDQCQBQANOTQH[24]74160inst4OUTPUTOUTPUTQH[7..0]COH

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库EDA数字电子实习报告 - 报时式电子钟(2)在线全文阅读。

EDA数字电子实习报告 - 报时式电子钟(2).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/622878.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: