接口作业答案(2)

【第二周】

在实地址模式下存储器物理地址的计算方法是_________。 A.段地址＋偏移地址 B.段地址右移4位＋偏移地址 C.段地址×16＋偏移地址 D.段地址×10＋偏移地址 正确答案是： C

下面的逻辑地址所对应的物理地址不同的是_________。

A.1380H:1000H B.1280H:2000HC.1000H:4800H D.1000H:0480H 正确答案是： D

下列部件中，与动态分支预测有关的部件是___________. A.BTB B.TLBC.RS D.MOB

正确答案是： A

超线程技术与多核技术相比，下面______句是对的。 A.他们采用同样的技术

B.超线程技术两个逻辑核只有单独的AS，执行部件是共享的，多核两者都是单独的 C.超线程技术两个逻辑核只有单独的执行部件，AS是共享的，多核两者都是单独的 D.对于X86结构的CPU来说，超线程和多核处理器都是Intel先实现的 正确答案是： B

以下能充分发挥多核处理器性能的软件技术是_________。

A.面向对象程序设计 B.结构化程序设计C.中间件技术 D.多线程编程技术 正确答案是： D

内存消岐技术想要达到的目的是___________。

A.使需要用的数据能被提前装载 B.消除存储地址冲突

C.以大容量Cache代替主存储器，以提高访存速度 D.将多个核心所用的相同数据合并到共享数据区 正确答案是： A

酷睿处理器采用的微架构是__________。 A.NetBurst B.P6C.Core D.SandyBridge

正确答案是： C .P6、Netbust和Core架构的PC机南北桥结构中，连接微处理器和内存储器的总线是_______。 A.前端总线 B.局部总线C.后端总线 D.PCI总线 正确答案是： A

在保护模式下，Pentium可寻址的最大物理地址范围是_______。 A.1MB B.16MB C.4GB D.64TB 正确答案是： C

以下_______技术不属于动态执行技术中的主要技术.

A.多路分支预测 B.数据流分析C.推测执行 D.单指令流多数据流 正确答案是： D

以下IA-32/intel-64微处理器中，________支持IA-32e模式 A.Pentium B.CoreC.SandBridge D.IvyBridge 正确答案是： B C D

以下技术中，在酷睿中开始采用的技术是________. A.分支预测 B.宏融合 C.内存消岐 D.微融合

正确答案是： B C D

以下__________是合法的实地址模式下的逻辑地址。

A.F000H:02ADH B.FFFFH:F000HC.0000H:0000H D.57860H:435AH 正确答案是： A C

以下_________是NetBurst核心存在的问题

A.主频太高 B.功耗太高C.IPC太低 D.流水线太深，分支预测失败后的代价较大 正确答案是： B D

能够进行64位存储空间访问的模式是______。

A.实地址模式 B.保护地址模式C.Intel64模式 D.IA-32e模式 正确答案是： C D

以下技术中，________一定与SIMD技术有关。 A.MMX B.SSEC.AVX D.HT

正确答案是： A B C

以下关于超线程与多核的特点中，正确的是______。

A.超线程是一个封装中多个逻辑核，多核是一个封装中多个物理核

B.一个封装中，各逻辑核只有自己的结构状态，物理核还有自己的执行引擎 C.在有效编程下，多核性能要高于超线程性能 D.多核CPU中也可以使用超线程技术 正确答案是： A B C D

Netburst架构的处理器最大的问题是频率不容易提高 正确答案是： Wrong

Pentium D与酷睿采用了同样的双核架构 正确答案是： Wrong

到目前为止，Intel的X86处理器中，流水线级数最大的处理器是Ivy Bridge核心的处理器。

正确答案是： Wrong

从奔腾（严格的说从80486）开始，作为CISC型的Intel X86处理器也开始在内部大量采用RISC技术。 正确答案是： Right

奔腾的两条流水线是完全对称的，因此，只要是无相关性的任何两条指令都可以同时在两条流水中执行。 正确答案是： Wrong

能够配对的指令必须是简单指令。 正确答案是： Right

.X86的机器在存放一个字的时候，高字节存放在低地址，低字节存放在高地址。 正确答案是： Wrong

在X86中，允许数据边界不对齐，但边界不对齐的数据存取的时候会多用总线周期。 正确答案是： Right

实地址模式下各个逻辑段不允许重叠或交叉。 正确答案是： Wrong

X86的机器加电以后，会自动进入到虚拟8086模式。 正确答案是： Wrong

x86的CPU从任何一个其他的运行模式都可以进入到系统管理模式。

正确答案是： Right

Core架构的微处理器具有4条流水线，可以同时处理4条微码（微指令）。 正确答案是： Wrong

为了提高访存效率，Core微架构分别为L1指令Cache、L1数据Cache和L2Cache设置了指令（数据）预取器。 正确答案是： Right

逻辑地址3F70H:2335H的20位物理地址是_______H。 正确答案是： 41A35H

有一个数是476F803DH，它的地址为F009H:0010H，则该数据中的6FH所在的物理地址为______________H。 正确答案是： 0F00A2H

Pemtium具有_____根数据线，______根地址线，访存空间可到___。 正确答案是： 64 32 4GB

在实地址模式下，存储器中的数据的逻辑地址是由_________和________组成的。 正确答案是： 16位段地址 16位段内偏移

酷睿处理器的智能功效管理主要包括了__________、_____________和______________三项技术。 正确答案是：超细粒度功耗控制分离总线技术功效管理平台技术

HT（超线程)技术由单处理器上的2个或者多个__________组成，每个______________都有自己的IA-32结构状态(AS) 正确答案是：逻辑处理器逻辑处理器

P6架构中，前端总线通过__________接________，后端总线接________。 正确答案是：北桥存储器 L2Cache

在8088的典型总线周期的________周期，CPU检测READY的状态，如果READY无效，则在该周期之后添加________周期。 正确答案是： T3 TW

动态执行技术包括哪几项内容？为什么指令可以乱序执行？为了乱序执行，P6在结构中使用了哪些相关部件？ 正确答案是：

动态执行技术通过预测指令流来调整指令的执行，并且分析程序的数据流来选择指令执行的最佳顺序。它包括以下三项技术：

①多路分支预测。利用分支预测技术，预测分支未来的方向，为处理器预先译码分支之后的指令提供依据，这样处理器不会等到分支的结果出来以后才译码分支后指令，从而保证流水线尽量保持是满的。 ②动态数据流分析。该项技术会实时分析通过处理器的指令流来确定指令间的相关性并探测能乱序执行的机会。乱序执行核心监视很多条指令，然后在不损失数据完整性的前提下，采用能充分发挥多个处理部件并行工作的指令顺序来执行。 ③推测执行。根据分支预测结果执行指令池中由动态数据分析之后重新排好序的指令流，而无需等待分支语句结果。由于程序流向是建立在分支预测基础上的，因此指令序列的执行结果也只能作为“预测结果”而保留。一旦证实分支预测正确，已提前建立的“预测结果”立即变成“最终结果”并及时修改机器的状态。显然，推测执行可保证处理器的超标量流水线

始终处于忙碌，加快了程序执行的速度，从而全面提高了处理器的性能。 指令之所以可以乱序执行时是因为被调整的指令之间不存在数据相关、结构相关等依赖，因此乱序后执行的结果不会与顺序执行的结果产生差别。

为了乱序执行技术，P6结构配置了保留站RS，指令重排缓冲器ROB等。

超标量计算机中需要同时发出的多条指令为什么不能存在“写后读”或“写后写”这样的寄存器相关性？请举例说明。 正确答案是：

如果多条具有“写后读”或“写后写”这样的寄存器相关性的指令同时发射，由于并行执行顺序的不确定性，因此有可能后面的指令比前面的指令提前执行，从而造成结果的错误。比如 A=B+C D=A*2

两条指令如果同时执行，则有可能第二条指令先执行完，这样该指令中的A不是第一条指令所赋的新值造成D的结果错误。

下面两段程序功能一样吗？，它们在有分支预测技术的处理器中执行，哪段效率更高？为什么？ 第一段：

int a=0; for(int i=0;i<100000000;i++){ for(int j=0;j<5;j++) a ++; }

第二段：

int a=0; for(int i=0;i<5;i++){

for(int j=0;j<100000000;j++) a ++; } Assistant: 正确答案是：

在有分支预测技术的处理器中执行，第二段的效率高，因为第一段在内循环中，每预测5次，就会失败1次，加上外循环的1亿次，这样光内循环就要失败1亿次，再加上外循环的1次，所以共预测失败1亿+1次。而每次失败都要清空流水重新来。第二段显然总的预测失败次数是6次，远远小于第一段程序，所以第二段程序效率高。 超线程技术和多核技术有什么异同点？他们可否共存于一个处理器中？ 正确答案是：

超线程技术与多核技术相同点是都具有硬件多线程能力，每个核（逻辑核或物理核）都有自己完整的一组IA-32数据寄存器、段寄存器、控制寄存器、调试寄存器、MSR（Model-Specific

Register）中的大多数和自己的高级可编程中断控制器（APIC）。但超线程的所有逻辑核共享同一个物理封装内的IA-32处理器的核心资源，这些资源包括执行引擎和系统总线接口。而多核技术所有核都是物理核，他们拥有自己的执行引擎和系统总线接口。 这两个技术可以共存于一个处理器中，如Core i7。

为什么现代微机都采用指令-数据分离型L1 Cache？它有什么好处？ 正确答案是：

采用指令-数据Cache分离可以避免在流水中出现取值和访存时候的存储部件冲突，可以有效避免结构相关问题。

Core 2 Duo处理器主要有哪些新的技术？ 正确答案是：

主要采用了宽动态执行（包括宏融合和微融合技术）、智能功效管理、智能内存访问（包括内存消歧技术以及只能预取技术等）、高级智能高速缓存、高级数字多媒体增强等技术等新技术（138位的SIMD执行单元）。

使用内存消歧技术能得到的主要好处是什么? 正确答案是：

内存消歧技术可以使需要用的数据被提前装载，以便能快速使用。

在8088/8086中，逻辑地址FFFF∶0001, 00A2∶37F和B800∶173F的物理地址分别是多少？ 正确答案是：

物理地址＝段地址×10H＋偏移地址

所以FFFF：0001的物理地址是FFFFH×10H＋0001H＝FFFF1H 00A2：37F的物理地址是00A2×10H＋037FH=00D9FH

B800：173F的物理地址是B800×10H＋173F=B973FH 在8088/8086中，从物理地址388H开始顺序存放下列三个双字节的数据，651AH, D761H和007BH，请问物理地址388H, 389H, 38AH, 38BH, 38CH和38DH 6个单元中分别是什么数据？ Assistant: 正确答案是 地址 内容 388H 1AH 389H 65H 38AH 61H 38BH D7H 38CH 7BH 38DH 00H

试分析Pentium D、Core 2 Duo、Nehalem和SandyBridge的多核技术上有何异同？ 正确答案是：

这四类多核技术都是在同一个封装中拥有多个完全的物理核，他们都有自己的L1 Cache，Pentium D、Nehalem和SandyBridge的多核都有自己的L2 Cache，而Core 2 Duo的双核共享L2 Cache，Nehalem和SandyBridge的多核共享L3 Cache。在多核的连接上，Pentium D使用

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库接口作业答案(2)在线全文阅读。