数字逻辑电路复习题2

《数字逻辑电路》复习题2

一、单项选择题（本大题共15小题，每小题2分，共30分）

在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。未涂、错涂或多涂均无分。 1．十进制数(110)10 对应的二进制数是（ ）

A． (1101110)2 B．(1101111)2 C．(1101100)2 D．(1111110)2 2．将(01000011.00101000)5421BCD转换为八进制数为（ ）

A．（53.2)8 B．（53.4 )8 C．（103. 112 )8 D．(123.2)8 3．逻辑函数F?(A?B)?AB的最简与或式为（ ） A．AB B.

CPAQ C. AB D. Q0000000011Q0000111100Q0011001100Q0101010101 4．下列函数中，函数值恒为1的是（ ） A．

Q001111000Q100111100Q200011110Q300001111 B．CP0123456Q01100111Q11001111Q20011110Q30111100SL1111001 7F1&F2&F3&C．F(A,B,C)?ABCABC D．012345674LS138AAAEEE CBA“1”5．有三个输入端的或非门，当作为非门使用时，两个多余输入端应（ ）

A．都接高电平1 B.一个接低电平0，一个接高电平1 C．都接低电平0 D.一个与输入端并联，一个接低电平0 6．电路如图1.1所示，输出函数F的表达式为（ ）

A．B．

QD000000001QC000011110QB001000110QA010101010

1ABC&ENEN1CPTPQAQBQCQDLD74LS161ABCDCPCrOc1 C．F?ABC??ABC?A?B?C D．F?ABC??ABC?A?BC

7．逻辑函数F(A,B,C,D)?ABF图1.1&?m(0,1,2,4,6,7,8,9,10,12,14)的最简与非式为（ ）

A．B?C?BD?BD?ABC B. D?BC?AB?C C．

D?B?C?ABC D. D?BC?ABC

8．逻辑函数F?A(B?CD)的反函数F为（ ）

A．F?A?BCD B. F?A?BC?D C． F?A?BC?D D. F?A?B(C?D) 9．函数F(ABCD)=

?(2,4,5,6),约束条件AB?ACD?0，其最简或非式是（ ）

A.。F?B?C?C?D B.。F?B?C?C?D

C.F?B?C?C?D。 D.F?B?C?C?D。 10．为使JK触发器的次态为1，其激励端JK取值为（ ）

A．10 B.00 C．11 D. 01 11．设计模值为30的计数器至少需要触发器的级数为（ ）

A．3 B. 4 C. 5 D. 6 12．由555定时器构成的施密特电路可以（ ）

A．产生非周期的脉冲 B. 将三角波变为方波 C． 产生周期的矩形波 D. 产生正弦波 13．n位纽环形计数器，其计数模值为（ ）

A.n B.n C.2n D.2 14．74LS161当Cr?1;LD?1;P?0;T?1。其功能是（ ）

A.计数 B.预置数。 C.清零。 D.保持。 15．将模拟信号转换为数字信号应选用（ ）

A．DAC电路 B.只读存储器ROM C．ADC电路 D.可编程逻辑器件PLD 二、填空题（本大题共5小题，每小题2分，共10分） 16．数据11001110101为组成奇校码奇校验位为 。 17．F=A?1= 。

18．偶数个1相异或，其结果为 。

19．移位寄存器存放的数据1101经过左移进一个1再右移进一个0，移位寄存器存放的数据变为 。

20．输入信号的频率为175kHZ，为获得25kHZ的输出信号，其分频器的分频系数为 。

2

n

三、分析题（本大题共4小题，每4小题各10分，共40分）

说明：中规模器件74LS90、74LS161和74LS194的功能表在第8页上。

21.用数据选择器组成的逻辑电路如图3.1所示。

① 写出输出函数F的表示式； ② 说明该电路的逻辑功能。

FABA1A0D04选1MUXD1D2D3E1图2.1图3.1

22.由D触发器和门电路组成的电路如图3.2(a)图所示，已知CP和A的波形如 图2.2(b)图所示。① 写出D触发器的次态方程；② 画出输出端Q的波形。（设Q的初态为0）。

CP

ACP&1DQAQQ图2.2a图3.2（a） 图2.2b图3.2（b）

23．用74LS161和74LS194组成的电路如3.3(a)、(b)所示。

① 分别列出(a)、(b)电路的状态迁移表（图b电路的初态为0000）；

② 分别说明(a)、(b)电路的功能。

&&SRQ0Q1Q2Q3S1SL74LS194S01CPQDQCQBQATLDP74161CrOcCPDCBACP图3.3（a） 图 2.3aD0D1D2D3Cr11图 2.3b图3.3（b）

24．由移位寄存器74LS194和门电路组成电路如图3.4所示。

F① 画出该电路的状态迁移关系； ② 指出输出F的序列信号。

?1&&1CPCrQ0Q1Q2Q374LS1941100S1S1S01SRD0D1D2D3SL图3.4 图2.4

得分评卷人复查人四、设计题（本大题共4小题，第25小题6分，第26，27，28小题各8分，共30分）

25.用译码器74LS138和若干与非门，设计实现一个代码转换器，要求将3位步

进码CBA转换成二进制码F3F2F1，编码表如下。 ① 写出F3、F2和F1的逻辑表达式；

② 依据给出的三/八译码器，画出实现该代码转换的逻辑电路图。

输 入输 出

CBAF3F2F101234567

000000

10000174LS138

110010 111011A2A1A0E1E2E3011001100101CBA“1”

26．试用74LS161设计一个9进制计数器，要求用预置法实现。起始态（0000）

① 列出状态迁移表； ② 画出逻辑电路图。

R01R02=0S91S92=0R01R0211110074LS90功能表输入S91S92001111CP1CP2QQQQTABCDLDP74LS161CrCPOcABCD输出QDQC00001010QBQA00000101CP0CP0CPQA二进制计数五进制计数8421码十进制计数5421码十进制计数QDCP

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字逻辑电路复习题2在线全文阅读。