武汉理工大学《数字电子技术》课程设计说明书
利用《数字电子技术基础》中的所学过得知识，4片4位数值比较器74LS85串联比较时、分的十位个位，当时间到达与所定时的时间相同时，即A=B时，输出高电平，从而驱动音响电路。
综上所述，方案二利用4片数值比较器74LS85芯片串联法时，可以很方便的定时。而且思路很简单，易实施。
9
武汉理工大学《数字电子技术》课程设计说明书
3 单元电路的设计
3.1 译码及驱动显示电路的设计：
电路由数码显示管和译码器组成。译码器选择CD4511，其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。a～g是 7 段输出，可驱动共阴LED数码管。
芯片引脚图及功能表如图：
图8 CD4511管脚图
电路由秒、分、时三部分单元电路构成，全部采用两块74LS90芯片进行级联扩展。利用异步清零法，得到“秒”和“分”六十进制计数器以及“时”二十四进制计数器。芯片由下降沿触发，通过反馈可实现清零状态，实现循环。
芯片引脚图以及功能表如下：
图9 CD4511功能图
10
武汉理工大学《数字电子技术》课程设计说明书
图10 74LS90功能图 图11 74LS90管脚图 3.2 时钟电路的设计
状态起始时，由R01、R02直接进入清零状态，当R91、R92均置0时，在CP脉冲信号作用下，电路开始进入计数状态。秒和分电路个位为十进制计数器，可0～9循环，当个位循环一次，取其高位QD连接CPA，在下降沿作用下，实现十进制进位操作。秒和分电路十位为六进制计数器，可0～5循环。循环一次后利用下一状态的暂态控制R01、R02使电路实现清零操作。时电路为二十四进制计数，利用同样思路实现。将秒和分电路的十位QC端接下一电路的个位CPA端可实现电路之间的进位操作。电路完成一次大循环，数码管显示23：59：59，时电路反馈控制R01、R02使状态回到起始（00：00：00）。
时钟电路原理图如下：
3.3 时钟脉冲电路的设计
图12时钟电路 时钟脉冲电路由LM555和74LS90芯片组成。下面分别是555的内部逻辑图、管脚图和功能表。
11
武汉理工大学《数字电子技术》课程设计说明书
图14 555管脚图
图13 555内部逻辑图
图15 555功能表 脉冲电路选择由LM555组成的多谐振荡器发出1Khz脉冲，再经过由计数器74LS90
组成的分频器，分出1hz脉冲。电路如下：
图16 时钟脉冲电路 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的
12
武汉理工大学《数字电子技术》课程设计说明书
信号。分频电路由3个74LS90计数器进行三次分频。7490是二－五－十进制异步计数器，将计数器组合成为十进制输出计数器，只需将CP1与Q0接，以CP0做输入，则Q3为十进制输出。电路原理图(如图16)
1khz脉冲由第一块芯片的INA输入，1hz脉冲由第三块芯片的QD输出。
3.4 校时电路的设计
当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具有的基本功能。
对校时电路的要求是，在小时校正事不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时电路由开关控制，使计数器对1Hz的校时脉冲计数。电路图如下：
图17 校时电路 其中，A端输入1Hz标准时钟脉冲，D、E端分别接入分和秒电路的十位进位脉冲，C、B接至时和分的个位计数器端。电路S2为校“分”用的控制开关，S1为校“时”用的控制开关。闭合开关进行校时。
3.5 闹钟电路的设计
闹钟电路采用四个74LS85数据选择芯片串联。数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有A>B、A 13 百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数电课程设计--耿泽浩 - 图文(3)在线全文阅读。
相关推荐：