计算机外文资料翻译(4)

该128?bit密码在（0x3F 7FF8 ? 0x3F 7FFF)不能被编程为0.这样做将永久锁定装置。

代码安全模块免责声明

该守则安全模块(“CSM”)列入本设备被设计为密码在关联的内存保护（无论是ROM或Flash）中存储的数据是必要的德州仪器（TI）的，依照其标准条款和条件，按照符合TI的保修期发表了该设备适用规格。

德州仪器不保证，但是声明，该CSM不能被损害或破坏或，在存储的数据关联的内存无法通过其他方式进行访问。此外，除上述规定外，不作任何保证或德州仪器陈述有关该设备的CSM更改，包括适销性或适用性的任何隐含保证一个特定目的。

在任何情况下都不对德州仪器任何继发，特殊，间接的，偶然的，或惩罚性损失，无论其成因，所产生以任何方式或您对CSM使用本设备时，无论是否TI已被告知发生此类损害的可能性.排除损害包括但不限于数据丢失，损失商誉，丧失使用或商业或其他中断经济损失。

3.2.12 外设中断扩展（PIE）块

PIE模块提供多路输入到一个较小的一套中断无数个中断源。在PIE块可以支持多达96外设中断。论F281x和可能C281x, 45 96中断通过外围设备使用的。中断的96分组为8块，每个组到1 12 CPU美联储断线(INT1到INT12)。中断的96每个支持自己的专用存储载体RAM块可以由用户覆盖。该载体是自动由CPU拿来服务中断。这需要8 CPU时钟周期来获取载体，节约关键CPU寄存器。因此，CPU可以快速响应中断事件。中断优先级控制在硬件和软件。每个单独的中断使能/禁用PIE模块内。

3.2.13 外部中断（XINT1，XINT2，XINT13，XNMI）

该F281x和C281x支持三个蒙面外部中断(XINT1, 2, 13)。 XINT13是结合一非屏蔽的外部中断(XNMI)。合并后的信号名称XNMI_XINT13.每个中断可以选择触发消极的或积极的边缘，也可以启用/禁用（包括XNMI)。的屏蔽的中断还包含一个16-bit自由运行计数器，这是重置为零时，一个有效的中断边沿检测.此计数器可用于准确的时间戳记中断。

3.2.14 振荡器和PLL

该F281x和C281x可以由外部时钟振荡器或固定在片上振荡器一晶体电路。一个PLL提供支持高达10-input时钟缩放比率。该PLL比率是可以改变的在软件on-the-fly，使用户在大规模的工作频率回来，如果低功耗操作理想.参照电气规范时序的详细信息部分。该PLL块可以设置在旁路模式

3.2.15 看门狗

该F281x和C281x支持看门狗定时器。用户软件必须定时复位看门狗计数器在一定的时限内，否则，看门狗会产生一个处理器复位.看门狗可被禁用，如果必要的。

3.2.16 外设时钟

对个别外设时钟使能/禁用，以降低功耗，当一不使用外设。此外，系统时钟与串行端口，除了eCAN)和事件（经理，CAP和QEP块可缩放相对CPU时钟.这使时机外设，去耦CPU时钟速度在增加。

3.2.17 低功耗模式

该F281x和C281x设备完全静态CMOS设备.三种低功耗模式提供：

闲置： 地方CPU在低功耗模式。外设时钟可能已关闭，只有选择性这些外设

功能在空闲必须留作业。允许的中断从积极的外设将唤醒处理器从空闲模式。

待机： 关闭时钟CPU和外设。这种模式离开振荡器和PLL功能。外部中断事

件将唤醒处理器和外设。开始执行下一个中断事件后，检测有效循环。

暂停: 关闭内部振荡器。这个模式基本上是关闭它的设备和场所尽可能低的功

耗模式。只有复位或XNMI能唤醒器件从这个模式。

3.2.18 外设框架0，1，2（PFN）

该F281x和C281x分隔成三个部分外设.映射的外设如下：

PF0:

XINTF： PIE： Flash：

外部接口配置寄存器(2812只）

PIE中断启用和控制寄存器加的PIE矢量表 闪光控制，编程，擦除，校验寄存器

Timers： CPU的寄存器定时器0, 1, 2 CSM:

PF1: PF2:

eCAN: SYS: GPIO: EV:

代码安全模块关键寄存器 eCAN信箱和控制寄存器 系统控制寄存器

GPIO Mux配置和控制寄存器 事件管理(EVA/EVB)控制寄存器

McBSP： 多通道缓冲串口控制寄存器和TX/RX SCI: SPI: ADC:

3.2.19 通用I/O（GPIO）多路复用

串行通信接口(SCI)控制和RX/TX寄存器 串行外设接口(SPI)控制和RX/TX寄存器 12-Bit ADC寄存器

大多数的外设信号复用通用I / O的(GPIO)信号。此复可作为GPIO针的使用，如果外围信号或功能无法使用。复位时，所有GPIO pins是配置为输入.然后用户可以单独计划每个GPIO模式或周边信号引脚模式.对于具体的投入，用户还可以选择输入资格的周期数来过滤不需要的噪声故障。

3.2.20 32-Bit CPU定时器（0，1，2）

CPU的计时器0, 1,和2与可预置时间和时钟分频32-bit相同16-bit定时器。该定时器有一个向下寄存器，产生一个中断，当计数器达到零32-bit计数。计数器递减在CPU时钟预分频值的设置分为速度。当计数器到零，它会自动重新载入一个32-bit周期值. CPU的定时器2是保留给DSP/BIOS实时OS,并连接到INT14 CPU.的DSP/BIOS如果没有使用，CPU的定时器2对于一般用途. CPU的定时器1是一般用途，并且可以连接到INT13的CPU.CPU的定时器0也普遍使用并连接到PIE块。

3.2.21 控制外设

该F281x和C281x支持了为嵌入式控制使用，下列外设通讯：

EV:

事件管理模块包括通用定时器，full-compare/PWM单位，捕捉输入（CAP）和正交编码器脉冲(QEP)电路。两个这样的事件管理人员提供，使两三相马达驱动，四两相电机。在F281x和C281x事件经理兼容的设备上的240x事件管理（有一些小的改进）。

ADC: 该ADC块是12-bit转换器，单端，它包含两个16-channels.同时进行

采样sample-and-hold单位。

3.2.22 串行端口外设

该F281x和C281x支持以下串行通信外设：

eCAN:

这是在CAN外设的增强版本.它支持32邮箱，时间标记消息，是CAN 2.0B-compliant.

McBSP： 多通道缓冲串行端口（McBSP的）连接到E1/T1线，电话质量编

解码器调制解调器应用程序或高品质的立体声音响DAC设备.在多通道缓冲串口接收和发送寄存器支持一16-level FIFO能够显着减少为维护该外设的开销.

SPI:

该SPI是一种高速，同步串行I / O端口，允许串行位流编程长度（1到16 bits)被移入和移出器件在可编程位传输速率.通常情况下，用于SPI之间的通信DSP控制器和外围设备或其他处理器.典型应用包括外部I / O或外设通过诸如移位寄存器，显示驱动程序的设备扩展，和ADCs.多设备通信支持主/从操作对SPI.和F281x C281x,端口支持16-level,接收和发送FIFO为减少维修费用.

SCI:

该接口的串行通信是一个两线异步串口，通常作为UART.已知在F281x和C281x,港口接收和支持16-level,为减少传输开销FIFO服务

3.3 寄存器映射

该F281x和C281x器件包含三个周边寄存器空间.该位被归类为。如下：

?

外设帧0: 这些是直接映射到CPU内存总线外设.

见表3?6.

?

外设帧1: 这些是映射到32-bit周边总线外设.

见表3?7.

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库计算机外文资料翻译(4)在线全文阅读。