16位全加器(4)

for i in 1 to 16 loop //I从1循环至16，循环16次 vsum(i) := (a(i) xor b(i)) xor carry; //变量vsum(i)

的赋值

carry := (a(i) and b(i)) or (carry and (a(i) or b(i))); //变量

carry的赋值

end loop;

sum <= vsum; //把vsum赋给信号量sum cout <= carry; //把carry赋给信号量cout end process p1; //进程结束

end behavioral;

3. 可行性论证

根据4位先行进位全加器VHDL的代码，用MAX-PLUSⅡ进行模拟，得到仿真图，如图3.5所示。

图3.5 四位先行进位全加器仿真图

根据表3-2和图3.5，可以进行分析四位先行进位全加器的正

- 16 -

确性，用表中的数据和图中所表示出来的数据段进行对比分析，如图3.5，第一行为cin的输入值，对应表中的C0 ；第二行为cout进位信号量的输出；第三行是a的输入值，对应表中的Gi ；第四行为b的输入值，对应表中的Pi；第五行为s的输出值，对应表中的Ci 。由分析可得，四位先行进位全加器的设计和仿真以及真值表的建立的过程都是正确的。

根据十六位全加器的VHDL代码，用MAX-PLUSⅡ进行模拟，得到仿真图，如图3.6所示。

图3.6 十六位全加器仿真图

图3.6中，第一行cin为信号量初试值，第二行cout为信号量进位的输出，第三行和第四行中的a和b都为输入，第五行sum为16位的结果输出，从图中分析可得，十六位全加器的设计是正确的，能准确的执行十六位二进制数的加法运算。

总结

- 17 -

这次计算机组成原理课程设计，我们设计的是采用门电路设计一个16位的全加器电路，才开始感觉难度相当的大，因为当中要设计到许许多多的知识，包括数字电路，计算机组成原理，VHDL硬件描述语言等等，这些课我们三个人学得都不是怎么好，尤其是VHDL硬件描述语言，这是我们这几天才刚学习的一门知识，在还没有这个课程设计之前，我们都还不知道这是什么，所以花的大量的时间去查资料，先设计一位全加器，再设计四位全加器，最后再设计十六位全加器，在每一个环节，我们都碰到了许多难题，然后又带着这些问题去查找资料，问老师同学，才能得到解决，最后通过接近一周的时间才完成这个课程设计，由于时间有限，水平也有限，所以当中难免会有许多不当之处。

通过本次课程设计对十六位全加器的设计，确实积累和总结了不少的经验，锻炼了我们的独立和合作工作，也锻炼了实际动手能力，加深了对计算机中的全加器工作原理的认识，提高了对复杂的综合性实践环节具有分析问题、解决问题、概括总结的实际工作能力，对涉及全加器项目的开发、设计过程有初步认识。

这也让我们真正的理解到，理论与实践之间还是有很大的距离，这会让我们在以后的学习中，会更加注意理论与实践的有机结合。

参考文献

[1] 陈书开、王毅等.计算机组成与系统结构[M]. 武汉：武汉大学出版社，2006

- 18 -

[2] 王炜、李清宝、赵秋霞. 计算机组成原理与设计[M]. 北京：科学出版社，2006.6

[3] 张庸一. 计算机组成原理实验及课程设计指导[M]. 重庆：重庆

大学出版社，2001.3

[4] 王毓银、陈鸽、杨静、赵亦松.数字电路逻辑设计. 北京：高等教育出版社，2006

[5]贾金铃、田永红、陈光建，计算机组成原理. 重庆：重庆大学出版社，2010.2

[6]侯伯亨，顾新. VHDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学出版社，1998.5

- 19 -

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库16位全加器(4)在线全文阅读。