实验一 一位全加器的原理图设计

桂林电子科技大学

实验报告

2015-2016学年第二学期

开课单位海洋信息工程学院

适用年级、专业 13级电子信息工程 课程名称 EDA技术与应用 主讲教师覃琴 实验名称一位全加器

学号 1316030515 姓名魏春梅

实验一一位全加器的原理图设计

一、实验目的

①掌握Quartus II原理图输入法的编辑、编译（综合）、仿真和编程下载的操作过程。 ②用原理图输入法设计全加器电路，并通过电路仿真和硬件验证，进一步了解全加器的功能。 ③熟悉EDA实训仪的使用方法。

二、实验原理

考虑来自低位来的进位的加法运算称为”全加”，能实现全加运算的电路称为全加器。1位全加器的真值表如表1.1所列，表中的A、B是两个一位二进制加数的输入端。CI是来自低位来的进位输入端。SO是和数输出端，CO是向高位的进位输出端。根据真值表写出电路输出与输入之间的逻辑关系表达式为：

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 SO 0 1 1 0 1 0 0 1 CO 0 0 0 1 0 1 1 1 三、实验设备

①EDA实训仪1台。

②计算机1台（装有Quartus II软件）。

四、实验内容

在Quartus II软件中，采用原理图输入法设计1位的全加器电路，编辑、编译（综合）、仿真，引脚锁定，并下载到EDA实训仪中进行验证。

注：用EDA实训仪上的拨动开关S1、S2、SO分别作为加数A、加数B、低位进位输入端CI，用发光二极管L1、L0分别作为和输出端SO、仅为输出端CO。

五、实验预习要求

①查阅资料，复习有关全加器的内容，并认真阅读实验指导书，分析、掌握实验原理。 ②预习理论课本有关Quartus II软件的使用方法，并简要地写出Quartus II软件的操作步骤。

③复习数字逻辑电路有关全加器的内容，设计1位全加器的逻辑电路图。

1、实验电路图

路径：E/1316030515/adder

2、实验波形仿真图

路径：E/1316030515/adder

3、实验结果图

六、实验总结

①用Quartus II软件的原理图输入法进行数字电路设计的方法及步骤。 1、 建立工程项目（文件夹、工程名、芯片选择）；

2、 编辑设计文件（元件、连线、输入输出、检查电路正确性）; 3、 时序仿真（波形验证设计结果）；

4、 引脚锁定（参考文件锁定输入输出引脚）； 5、 编译下载； 6、 硬件调试。

②总结：通过本次一位全加器的设计实验，进一步了解一位全加器的功能，从仿真波形可以看出，本设计符合1位全加器的要求，由于是时序仿真，我们可以看到输出总有些许延迟，而且能看到输入改变的时候，输出会产生毛刺。 通过本次实验，初步学习了Quartus II 软件的使用，巩固了理论知识。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库实验一 一位全加器的原理图设计在线全文阅读。