时序逻辑电路课后习题答案

9.20 已知逻辑图和时钟脉冲CP波形如图9.20所示，移位寄存器A和B均由维持阻塞D触发器组成。A寄存器的初态Q4AQ3AQ2AQ1A=1010，B寄存器的初态Q4BQ3BQ2BQ1B=1011，主从JK的初态为0，试画出在CP作用下的Q4A、Q4B、C和QD端的波形图。 D1A ＞ Q4A A Q4B B “1” J C ＞ K Q Q QD CP · D1B ＞ CP 题9.20图

解：各端波形如图所示：

CP Q4AQ4BCQD

9.26 试求101序列信号检测器的状态图，检测器的功能是当收到序列101时输出为1，并规定检测的101序列不重迭，即： X：0101011101 Z：0001000001 解：设初始状态为S0,

S1：表示接收到一个“1”时的状态 S2：表示接收到一个“0”时的状态 S3：表示接收到第二个“1”时的状态

状态图为：

0/01/0S01/0S10/00/0S31/01/10/0S2 9.35 用JK触发器设计具有以下特点的计数器：

（1）计数器有两个控制输入C1和C2，C1用以控制计数器的模数，C2用以控制计数的增减；

（2）若C1=0，计数器模=3；如果C1=1，则计数器模为4； （3）若C2=0，则为加法计数；若C2=1则为减法计数。 作出状态图与状态表，并画出计数器逻辑图。 解：由题意可知共需4个状态，状态图为：

1100×11011×00×10×101×01011状态表为：

C1C2Q1nQ0nQ1n?1Q0n?1??01 1??01100000111110001101011001110100101010110001001010010得次态卡诺图为：

Q1nQ0nC1C200Q1n?1011110Q1nQ0nC1C200Q0n?101111000011110111××110001111101111××11

1

nnnn则状态方程为：Q1n?1?(C2Q0?C2Q0)Q1n?(C2Q0?C1C2Q0)Q1n n?1n Q0?(Q1n?C1)Q0驱动方程为：

J1?C2Q0n?C2Q0nK1?C2Q?C1C2Qn0n0;

J0?Q1n?C1K0?1

逻辑图为：

C200=100>=100J ＞ F0Q J ＞ F1Q CP1C10K Q 000K Q &0000&&000&00

第9章

习题解答

9.1 题9.1图所示电路由D触发器构成的计数器，试说明其功能，并画出与CP脉冲对应的各输出端波形。 Q2 Q Q D F2 ＜ Q Q1 Q D F1 ＜ Q Q0 Q D F0 ＜ CP 题9.1图

解：(1)写方程

时钟方程：CP1?Q0；CP2?Q1 0?CP；CPnnn驱动方程：D0?Q0；D1?Q1；D2?Q2

n?1n状态方程：Q0?D0?Q0CP?；Q1n?1?D1?Q1nnQ0?；Q2n?1?D2?Q2Q1?

(2)列状态转换表 （3）画状态转换图

nnn?1n?1CPQ2Q1nQ0Q2Q1n?1Q00 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0 000111110101001010011100

(4)画波形图

CPQ2Q1Q0

(5)分析功能

该电路为异步三位二进制减法计数器。

9.6 已知题9.6图电路中时钟脉冲CP的频率为1MHz。假设触发器初状态均为0，试分析电路的逻辑功能，画出Q1、Q2、Q3的波形图，输出端Z波形的频率是多少？ · D CP Q =1 D ＞ F2 Q · ＞ F1 Q · D ＞ F3 Q Z Q Q 题9.6图·

解：(1)写方程

时钟方程：CP1?CP2?CP3?CP

nnnnn驱动方程：D1?Q1nQ3；D2?Q1?Q2；D3?Q1Q2

状态方程：

n?1nn?1nQ1n?1?D1?Q1nQ3nCP?;Q2?D2?Q1n?Q2CP?;Q3?D3?Q1nQ2CP? n输出方程：Z?Q3

(2)列状态转换表 （3）画状态转换图

nn?1CPQ3nQ2Q1nQ3n?1Q2Q1n?1Z0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图

111000100/0001/0010/0011110101/0CP

Q2Q1 Q0 Z(5)分析功能

该电路为能够自启动的同步5进制加法计数器。Z波形的频率为200K.

9.10 同步十进制计数吕74LS160的功能表如表题9.10所示，分析由74LS160芯片构

成的题9.10图所示计数器的计数器长度。

＆ “1” LD Q3 Q2 Q1 Q0 CTT CTP CP DDDDCR 3 2 1 0 ＆ “1” LD Q3 Q2 Q1 Q0 CTT CTP CP DDDDCR 3 2 1 0 · · · · · · · · · “1” (a)题9.10图(b)

题9.10 CR 0 1 1 1 1 LD × 0 1 1 1 CTT × × 1 0 × CTP × × 1 1 0 CP × × × 芯片功能 清 零 预置数 计 数 保 持 保 持 解：（a）由图可得状态转换表为：

00000001001000110111011001010100 该计数器的计数长度为8.

（b）由图可得状态转换表为：

1001000000010010010101000011 该计数器的计数长度为7.

9.12 应用同步四位二进制计数器74LS161实现模11计数。试分别用清除端复位法与预置数控制法实现。74LS161功能表见表题9.8。 表题9.8

输 入 输 出 CP × × × D3~Q0 × d3~d0 × × × Q3~Q0 0 d3~d0 计数 保持，C0=0 保持 CR 0 1 1 1 1 LD × 0 1 1 1 CTT × × 1 0 × CTP × × 1 × 0 解：（1）清除端复位法

因为是异步清零，所以实现11进制共需12个状态。状态转换表为：

000000010010001101000101101110101001100001110110

CR?Q3QQ10

＆ “1” CR Q3 Q2 Q1 Q0 CP DD3 2 CTT CTP D1 D0 LD · ·

(2) 预置数控制法

因为是同步置数，所以实现11进制共需11个状态。设初始状态为D3D2D1D0?0000, 则状态转换表为：

00000001001000110100010110101001100001110110

＆ “1” LD Q3 Q2 Q1 Q0 CTT CTP CP DDDDCR 3 2 1 0 · · ·· ·

9.14 试用两片74LS210构成一个模25计数器，要求用二种方法实现。74LS210的功能表见表题9.13。

表题 9.13 输 入 CP × × R0(1)·R2(2) 1 0 0 S9(1)·S9(2) 0 1 0 输 出 Q4Q3Q2Q1 0 0 0 0 1 0 0 1 计 数 解：（1）将两片74LS210先接成100进制，再实现25进制。

＆ Q1 Q2 Q3 Q4 ＞CP 2 74LS210 ＞CP 1 S9（1） S9（2） R0（1） R0（2） Q1 Q2 Q3 Q4 ＞CP 2 74LS210 ＞CP 1 S9（1） S9（2） R0（1） R0（2） CP

（2）由5×5实现

Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 CP ＞CP 2S9（1） S9（2） R0（1） R0（2） 74LS210 74LS210 ＞CP 2 S9（1） S9（2） R0（1） R0（2）

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库时序逻辑电路课后习题答案在线全文阅读。