77范文网 - 专业文章范例文档资料分享平台

crc校验码MATLAB和FPGA实现

来源:网络收集 时间:2020-12-24 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

32位crc校验码用MATLAB语言和FPGA语言实现的程序代码

1.掌握按字节编码的过程,试着写出CRC 校验编码的Matlab 程序?

%main program % the function is proposed for adding crc bits to clear all; the input sequence input=[1 1 0 0] k = size(input,2); CRC_Number=[3 8 12 16]; generator = zeros(1,crc_no+1); for crc_index = 1:size(CRC_Number,2) output = zeros(1,k+crc_no); crc_no = CRC_Number(crc_index) switch crc_no output = crc_add(input, crc_no) case 3 [output_after_check, indicate] generator = [1 0 1 1]; =crc_check(output,crc_no) case 8 end generator = [1 1 0 0 1 1 0 1 1]; %D^8+D^7+D^4+D^3+D+1 function [ output, indicate] = crc_check( input, case 12 crc_no ) % the function is proposed for deleting crc bits from the input sequence n = size(input,2); generator = zeros(1,crc_no+1); output = zeros(1,n-crc_no); switch crc_no case 3 generator = [1 0 1 1]; case 8 generator = [1 1 0 0 1 1 0 1 1]; %D^8+D^7+D^4+D^3+D+1 case 12 generator = [1 1 0 0 0 0 0 0 0 1 1 1 1]; %D^12+D^11+D^3+D^2+D+1 case 16 generator = [1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1]; %D^16+D^12+D^5+1 case 24 generator = [1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1]; %D^24+D^23+d^6+D^5+D+1 otherwise fprintf('\nPlease the number of crc bits should be 8 12 16 24\n'); end

output = input(1:n-crc_no); for ii = 1:n-crc_no if(input(1) == 1) input(1:crc_no+1) = mod((input(1:crc_no+1)+generator),2); end

input = [input(2:end) input(1)]; end

if sum(input) == 0 indicate = 0; else

indicate = 1; end

function [ output ] = crc_add( input, crc_no )

generator = [1 1 0 0 0 0 0 0 0 1 1 1 1]; %D^12+D^11+D^3+D^2+D+1 case 16 generator = [1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1]; %D^16+D^12+D^5+1 case 24 generator = [1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1]; %D^24+D^23+d^6+D^5+D+1 otherwise fprintf('\nPlease the number of crc bits should be 8 12 16 24\n'); end

output(1:k)=input; for ii = 1:k if(output(1) == 1) output(1:crc_no+1) = mod((output(1:crc_no+1)+generator),2); end

output = [output(2:end) output(1)]; end output = [input output(1:crc_no)];

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库crc校验码MATLAB和FPGA实现在线全文阅读。

crc校验码MATLAB和FPGA实现.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/1169816.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: