计算机组成原理白中英第四版课后习题参考答案(3)

第四章指令系统习题参考答案

1．ASCll码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合么？

解：指令字长设计为12位不是很合理。主存单元字长为32位，一个存储单元可 余下4位可作为ASCII码的校验位（每个ASCII码带一位校验位），这样设计 但是，设计指令字长为12 位就不合理了，12位的指令码存放在字长32位的 造成19位不能用而浪费了存储空间。

2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，解：这台计算机最多可以设计出256-m-n条单操作数指令

3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定

=64条指令；

③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别 之一）； ④ 这种指令格式常用于算术逻辑类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定

=64条指令；

③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存 ④ 有效地址通过变址求得：E=（变址寄存器）± D，变址寄存器可有16个。5．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定

=16条指令；

③ 有8个通用寄存器，支持8种寻址方式； ④ 可以是RR型指令、SS型指令、RS型指令、

6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式 解： ① 直接寻址 ② 相对寻址

③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址

7．某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有40条解：40条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆 址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下：

寻址模式定义如下：

X= 0 0 直接寻址 有效地址 E=D（直接寻址为256个存储单元） X= 0 1 立即寻址 D字段为操作数

X= 1 0 变址寻址 有效地址 E= (RX)＋D （可寻址64K个存储单元） X= 1 1 相对寻址 有效地址 E=（PC）＋D （可寻址64K个存储单元） 其中RX为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻8．某机字长为32位，主存容量为1M，单字长指令,有50种操作码,采用页面寻址（1）指令格式如何安排？

（2）主存能划分成多少页面？每页多少单元？ （3）能否增加其他寻址方式？

解: （1）依题意,指令字长32位，主存1M字，需20位地址A19-A0。50种操作 寻址方式Mode为2位，指定寄存器Rn需4位。设有单地址指令、双 令，现只讨论前二种指令。 单地址指令的格式为：

Mode=00时为立即寻址方式，指令的23－0位为立即数； Mode=01时为直接寻址方式，指令的19－0位为有效地址。 双地址指令的格式为：

Mode1=01时为寄存器直接寻址方式，操作数S=(Rn)； Mode1=11时为寄存器间址寻址方式, 有效地址E=(Rn)。 Mode2=00时为立即寻址方式，指令的13-0位为立即数； Mode2=01时为页面寻址方式；

Mode2=10时为变址寻址方式，E=(Rn)+D；

Mode2=11时为变址间址寻址方式, E=((Rn)+D)。

＝16K字，

（2）由于页面寻址方式时，D为14位，所以页面大小应为

＝64个页面。可由PC的高6位指出页面号。

（3）能增加其它寻址方式，例上述间址方式、变址间址寻址方式。 14. 从以下有关RISC的描述中，选择正确答案。

A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。 B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部

C．RISC的主要目标是减少指令数，提高指令执行效率。 D．RISC设有乘、除法指令和浮点运算指令。 解： C

15. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。

（4）操作数地址（主存）在指令中，为（D）寻址方式

（5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方解：A：寄存器直接； D： 直接； B： 寄存器间接；E：相对； C：立即；

F：基值；G：变

第五章中央处理器习题参考答案 1．请在括号内填入适当答案。在CPU中：

(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；

(3) 算术逻辑运算结果通常放在（通用寄存器 ）和（数据缓冲寄存器DR ）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令\，(R2)\的 流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标 号序列。

解：\，(R2)\指令是一条存数指令，其指令周期流程图如下图所示：

3．参见课本P166图5.15的数据通路，画出取数指令\（R3），RO\的指令周 其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试 时序产生器逻辑图。

解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时 T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：

T1 = C1·

， T2 =

， T3 =

6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微 令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB

7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为0或1任 试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3， 辑表达式。 解： M=G

S3=H+D+F S2=1

C=H+D+(E+F)y

8．某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。

a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码 微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字 下：

11.已知某机采用微程序控制方式，其控制存储器容量为 512×48(位)。微程序可在 制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格 指令地址采用断定方式。请问:

（1）微指令中的三个字段分别应为多少位？

（2）画出围绕这种微指令格式的微程序控制器逻辑框图。 解：

（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件， 又因为控存容量为512单元，所以下地址字段为9位，。微命令字段则是： （48－4－9）= 35位。

（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存 字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微 （某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微

12．今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作， 今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问：（1）流水线的操作周期应设计为多少？

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么 推迟多少时间进行。

（3）如果在硬件设计上加以改进，至少需推迟多少时间？ 解：

(1) 流水线的操作时钟周期 t应按四步操作中最长时间来考虑, 所以t=100ns； (2) 两条指令发生数据相关冲突情况：: ADD R1,R2,R3 ; R2+R3→R1 SUB R4,R1,R5 ; R1-R5→R4

两条指令在流水线中执行情况如下表所示:

ADD指令在时钟4时才将结果写入寄存器R1中, 但SUB指令在时钟3时就需 数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施,第2条指令 操作时钟周期，即t=2×100ns=200ns；

(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所 即t=100ns。

15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。 解：衡量并行处理器性能的一个有效参数是数据带宽（最大吞吐量），它定义为单

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库计算机组成原理白中英第四版课后习题参考答案(3)在线全文阅读。