计算机组成原理试卷+答案(3)

三、计算题（本大题共2小题，共24分）

1. 存储器容量为32M字，字长64位，模块数m = 8，分别

得分 用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少？（取读出8个字为例进行计算）（12分）

2. 已知二进制数X=2－010×0.101011 ，Y=2－011×(－0.110101)，设阶为6位（包括2位阶符），用补码表示，尾数为8位（包括2位数符），用补码表示，按浮点运算方法，求X+Y的值。（12分）

四、综合题（本大题共3小题，共36分）

得分 1.如下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。

另外，线上标注有控制信号，例如yi表示y寄存器的输入控制信号，R1o

为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

“ADD （R2），R0”指令完成寄存器R0的内容与(R2)为地址的主存单

元的数相加后，结果送至R0中的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。（12分）

2. 有一个1024K×32位的存储器，由128K×16位DRAM芯片构成。DRAM芯片有两个控制端：当

有效时，该片选中。当R/W=1时执行读操作，

当R/W=0时执行写操作。问

1）总共需要多少DRAM芯片？（3分） 2）需要多少位地址作芯片选择？（3分） 3）画出该存储器的组成逻辑框图。（6分）

3. 今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：

(1) 流水线操作的时钟周期应设计为多少？（3分）

(2) 流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) → R3的操作；后者完成 (R3)- (R5) → R5的操作，问是否发生数据相关？如果发生了数据相关，是哪种类型的数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？（6分）

(3) 如果在硬件设计上加以改进，至少需推迟多少时间？（3分）

2010 - 2011学年第 1 学期

一、选择题（本大题共5小题，每小题2分，共10分）

8．浮点加法运算中，尾数求和的结果是01.001100，如下规

格化处理正确的是____。 A. 右规1位，结果为00.100110

B. 左规1位，结果为11.011010 C. 左规1位，结果为10.011010 D. 左规2位，结果为00.110100 9．下列说法不正确的是____。

A. 指令周期是指CPU取出一条指令加上执行这条指令的时间。 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取。 C. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为全相联映射方式。

得分

D. 菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率越高。 10．

下列关于寄存器间接寻址方式操作数所在位置的说法正确的是

____。

A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数在内存中 D. 操作数地址在指令中 11．

微程序控制器中，机器指令与微指令的关系是____。

A．每一条机器指令由一条微指令来执行

B．一段机器指令组成的程序可由一条微指令来执行 C．一条微指令由若干条机器指令组成

D．每一条机器指令由一段用微指令编成的微程序来解释执行 5．为了便于实现多级中断，保存现场信息最有效的方法是采用____。

A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

二、填空题（本大题每空2分，共26分）

得分 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 ⑴ 、一般 机器级、操作系统级、汇编语言级和高级语言级组成。 2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾

数52位，用补码表示，则它所能表示的最大规格化正数为 ⑵ 。 3．对存储器的要求是容量大，速度快，成本低。为了解决这方面的矛盾，

计算机采用多级存储体系结构，即使用 ⑶ 。

4．存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行

的刷新插入到正常的读/写周期之中，如下图所示，现有一256K?8位的DRAM芯片，其存储体结构中，每行256?8个存储元，如单元刷新间隔不超过8ms，其平均行刷新时间?= ⑷ 。

5．主存有1024个数据块（B0～B1023），cache有16行（L0～L15），现

采用2路组相联地址映射方式（每组2行），则第200号数据块可映射到cache的 ⑸ 行。

6．某CPU微程序控制器控存容量为1024×48位，需要分别根据OP字段和

ZF条件码进行分支转移，则P字段和后继地址字段应分别为2位和 ⑹ 位。

7．CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用

若干个 ⑺ 来表示，而后者又包含有若干个时钟周期。

8．某模型机的数据通路如下图所示。R1和R2为通用寄存器，MDR为内存

数据寄存器，MAR为内存地址寄存器，PC为程序计数器，IR为指令寄存器。所有的细单线箭头为控制微命令。请填写下表中指令取指阶段T2、T3时钟周期的功能所对应的有效控制信号。

时钟 T1 T2 T3 功能 MAR<—(PC) MDR<—M PC<—(PC)+1 IR<—(MDR) 有效控制信号 PC->IB,IB->MAR Data Bus Address Bus MDR DB → IB MDR → DB MDR → MDR IB R 1 → MDR IB → R 1 IB R 2 → R 1 IB → R 2 MAR IB→ MARR 2 IB → M RD WR Internal Bus PC IB → T 1 IB T 1 → T 2 IB T 2 → PC PC + 1 IB PC → IR IB IR → D IB → ALU A IB → + -

9．流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）

相关；写后写（WAW）相关。下面程序中存在 ⑽ 数据相关。 1）

I1 SUB R1，R2，R3 ；（R2）-（R3）→R1

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库计算机组成原理试卷+答案(3)在线全文阅读。