毕业设计论文模板 - 图文(4)

石家庄铁道大学四方学院毕业设计

空闲模式：典型功耗2毫安。 STC89C52芯片引脚如图3-1所示：

图3-1 STC89C52引脚图

P0端口（P0.0～P0.7，39～32引脚）：P0口是一个漏极开路的8位双向I/O口。作为输出端口，每个引脚能驱动8个TTL负载，对端口P0写入“1”时，可以作为高阻抗输入。在访问外部程序和数据存储器时，P0口也可以提供低8位地址和8位数据的复用总线，此时，P0口是真正的双向口。在Flash ROM编程时，P0端口接收指令字节；而在校验程序时，则输出指令字节。验证时，要求外接上拉电阻。 P1端口（P1.0～P1.7，1～8引脚）：P1口是一个带内部上拉电阻的8位双向I/O口。P1的输出缓冲器可驱动（吸收或者输出电流方式）4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。P1口作输入口使用时，因为有内部上拉电阻，那些被外部拉低的引脚会输出一个电流。

此外，P1.0和P1.1还可以作为定时器/计数器2的外部输入（P1.0/T2）和定时器/计数器2的触发输入（P1.1/T2EX），具体见表3-1：

P2端口（P2.0～P2.7，21～28引脚）：P2口是一个带内部上拉电阻的8位双向I/O端口。P2的输出缓冲器可以驱动（吸收或输出电流方式）4个TTL输入。对端口写

6

石家庄铁道大学四方学院毕业设计

入1时，通过内部的上拉电阻把端口拉到高电平，这时可用作输入口。P2作为输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

在访问外部程序存储器和16位地址的外部数据存储器（如执行“MOVX @DPTR”指令）时，P2送出高8位地址。在访问8位地址的外部数据存储器（如执行“MOVX @R1”指令）时，P2口引脚上的内容（就是专用寄存器SFR区中的P2寄存器的内容），在整个访问期间不会改变。

在对Flash ROM编程和程序校验期间，P2也接收高位地址和一些控制信号。

表3-1 P1.0和P1.1口引脚复用功能

引脚号 P1.0 P1.1 功能特性 T2（定时器/计数器2外部计数输入），时钟输出 T2 EX（定时器/计数器2捕获/重装触发和方向控制）

P3端口（P3.0～P3.7，10～17引脚）：P3是一个带内部上拉电阻的8位双向I/O端口。P3的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。对端口写入1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。P3做输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输入一个电流。在对Flash ROM编程或程序校验时，P3还接收一些控制信号。

P3口除作为一般I/O口外，还有其他一些复用功能，如表3-2所示：

RST（9引脚）：复位输入。当输入连续两个机器周期以上高电平时为有效，用来完成单片机单片机的复位初始化操作。看门狗计时完成后，RST引脚输出96个晶振周期的高电平。特殊寄存器AUXR（地址8EH）上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。

ALE/PSEN（30引脚）：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8位地址的输出脉冲。在Flash编程时，此引脚PROG也用作编程输入脉冲。

在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址位8EH的SFR的第0位置“1”，ALE操作将无效。这一位置“1”，ALE仅在执行MOVX或MOV指令时有效。否则，ALE将被微弱拉高。这个ALE使能标志位（地址位8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。

：外部程序存储器选通信号（PSEN）是外部程序存储器选通信PSEN（29引脚）

7

石家庄铁道大学四方学院毕业设计

号，低电平有效。

：访问外部程序存储器控制信号。为使能从0000H到FFFFHEA/VPP（31引脚）

的外部程序存储器读取指令，EA必须接GND。注意加密方式1时，EA将内部锁定位

Vcc:运行和程序校验时接电源正端。 Vss:接地。

XTAL1：输入到单片机内部振荡器的反响放大器。当采用外部振荡器时，对HMOS单片微机，此引脚应接地；对CHMOS单片机，此引脚作驱动端。

XTAL2：反相放大器的输出，输入到内部时钟发生器。当采用外部振荡器时，XTAL2接收振荡器信号，对CHMOS单片机，此引脚应悬浮。

表3-2 P3.0口引脚复用功能

引脚号 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 复用功能 RXD（串行输入口） TXD（串行输出口） INT0（外部中断0） INT1（外部中断1） T0（定时器0的外部输入） T1（定时器1的外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通） 3.2 74HC573外部地址锁存器

STC89C52单片机由于受引脚数的限制，数据线和地址线是复用的，由P0口兼用。为了将它们分离出来，以便同单片机片外的扩展芯片正确的连接，需要在单片机外部增加地址锁存器。我们这本设计中使用74HC573[4]。74HC573是一种带有三态门的8D锁存器，原理说明：

1．真值表，如表3-3所示。

2．高阻态：就是输出既不是高电平,也不是低电平,而是高阻抗的状态；在这种状态下,可以多个芯片并联输出;但是,这些芯片中只能有一个处于非高阻态状态,否则会将芯片烧毁；高阻态的概念在RS232和RS422通讯中还可以用到。

8

石家庄铁道大学四方学院毕业设计

3. 数据锁存：当输入的数据消失时,在芯片的输出端,数据仍然保持; 这个概念在并行数据扩展中经常使用到。

4. 数据缓冲：加强驱动能力。74LS244/74LS245/74LS373/74LS573都具备数据缓冲的能力。

其引脚如图3-2所示：

图3-2 锁存器74HC573的引脚

D1～D8：8位数据输入线。 Q1～Q8：8位数据输出线。

C：数据输入锁存选通信号，高电平有效。当该信号为高电平的时候，外部数据选通到内部锁存器，负跳变时，数据锁存到锁存器中。

OC：3态输出使能输入（低电平）。

74HC573的功能表见下表:

表3-3 74HC573真值表

注：X不用关心， 输入 输出 Q H L 不变 Z 输出使能 L L L H 注：X不用关心，Z高阻抗。

锁存使能 H H L X D H L X X 真值表,意思如下：

第四行：当OC＝1是,无论Dn、C为何,输出端为高阻态。 第三行：当OC＝0、C＝0时,输出端保持不变。

9

石家庄铁道大学四方学院毕业设计

第二行第一行：当OC＝0、C＝1时,输出端数据等于输入端数据。

3.3 MAX232芯片和RS-232介绍

3.3.1 MAX232的电气特性

MAX232是一种把PC机的串行口RS232信号电平（-10，+10v）转换为单片机所用的TTL信号电平（0，+5v）的芯片，其中232是电荷泵芯片，可以完成两路TTL/RS-232电平的转换，它的9、10、11、12引脚是TTL电平端，用来连接单片机

[4]

。下面我来介绍一下MAX232引脚图和引脚定义，引脚图如图3-4所示：

图3-3 MAX232引脚图

3.3.2 RS-232串口的电气特性

1．RS-232串口通讯最远距离是50英尺。

2．RS-232可做到双向传输，全双工通讯，最高传输率20kbps。 3．RS-232C上采用传送的数字量采用负逻辑，且与地对称。 逻辑1：-3～-15V。 逻辑0：+3～+15V。

所以与单片机连接时常常需要加入电平转换芯片MAX232芯片。

3.3.3 串口通讯参数

1.波特率：RS-232标准规定的数据传输速率为每秒50、75、100 、300、600、1200、2400、4800、9600、19200波特。

10

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库毕业设计论文模板 - 图文(4)在线全文阅读。