01101000 00001001 01101001 00001010 01101010 00001011 01101011 00001100 01101100 00001101 01101101 00001110 01101110 00001111
指令文件
；//****** Start Of Main Memory Data ******//
$P 00 50 ; START:IN R0,00H 从IN单元读入计数初值 $P 01 00
$P 02 91 ; LDI R1,0FH 立即数0FH送R1 $P 03 0F
$P 04 44 ; AND R0,R1 得到R0低4位 $P 05 91 ; LDI R1,00H 装入和初值00H $P 06 00
$P 07 F0 ; BZC RESULT 计数值为0则跳转 $P 08 16
$P 09 92 ; LDI R2,60H 读入数据始地址 $P 0A 60
$P 0B CB ; LOOP:LAD R3,[RI],00H 从MEM读入数据送 R3，变址寻址，
偏移量为00H
$P 0C 00
$P 0D 3D ; ADD R1,R3 累加求和
$P 0E A2 ; INC RI 变址寄存加1，指向下一数据 $P 0F 93 ; LDI R3,O1H 装入比较值 $P 10 01
$P 11 BC ; SUB R0,R3
$P 12 F0 ; BZC RESULT 相减为0，表示求和完毕 $P 13 16
$P 14 E0 ; JMP LOOP 未完则继续 $P 15 0B
$P 16 D1 ; RESULT:STA 70H,R1 和存于MEM的70H单元 $P 17 70
$P 18 04 ; OUT 40H,R1 和在OUT单元显示 $P 19 40
$P 1A E0 ; JMP START 跳转至START $P 1B 00
$P 1C 20 ; HLT 停机
$P 60 01 ; 数据 $P 61 02
37
$P 62 03 $P 63 04 $P 64 05 $P 65 06 $P 66 07 $P 67 08 $P 68 09 $P 69 0A $P 6A 0B $P 6B 0C $P 6C 0D $P 6D 0E $P 6E 0F
;//****** End Of Main Memory Data******//
2、 同或
地址 内容 说明
00000000 01010000 ; 从IN单元读入数据a 00000001 00000000
00000010 01010001 ; 从IN单元读入数据b 00000011 00000000
00000100 10000100 ; 同或运算
00000101 01110100 ; 将同或结果右移一位 00000110 00000000 ; 输出结果 00000111 01000000
00001000 00100000 ; 停机
指令文件
;//****** Start Of Main Memory Data ******// ;//****** Start Of Main Memory Data ******//
$P 00 50 ; 从IN单元读入数据a $P 01 00
$P 02 51 ; 从IN单元读入数据b $P 03 00
$P 04 84 ; 同或运算
$P 05 74 ; 将同或结果右移一位 $P 06 00 ; 结果输出 $P 07 40
$P 08 20 ; HLT停机
;//****** End Of Main Memory Data******//
38
3、改进的寄存器间接寻址求和
地址 内容 说明
00000000 01010000 ; 从IN单元读入数据a 00000001 00000000
00000010 01010001 ; 从IN单元读入数据b 00000011 00000000
00000100 00110100 ; A+B->RD 00000101 00000000 ; 输出结果 00000110 01000000
00000111 00100000 ; 停机
指令文件
;//****** Start Of Main Memory Data ******// $P 00 50 ; IN->RD $P 01 00
$P 02 51 ; IN->RS(输入的是操作数地址，设为66） $P 03 00
$P 04 34 ; A+B->RD $P 05 00 ; 结果输出 $P 06 40
$P 07 20 ; HLT停机
$P 60 01 ; 数据 $P 61 02 ; $P 62 03 $P 63 04 $P 64 05 $P 65 06 $P 66 07 $P 67 08 $P 68 09 $P 69 0A $P 6A 0B $P 6B 0C $P 6C 0D $P 6D 0E $P 6E 0F
;//****** End Of Main Memory Data******//
39
附录3: 使用元器件一览表(序号,名称,型号,规格,数量,备注)
1.74LS139
54/74LS139为2 线－4 线译码器,也可作数据分配器。
图1 74LS139
2.74LS245
总线驱动器74LS244和74LS245经常用作三态数据缓冲器，74LS244为单向三态数据缓冲器，而74LS245为双向三态数据缓冲器。单向的内部有8个三态驱动器，双向的有16个三态驱动器。 如下图为74LS245引脚图
图2 74LS245 3.74LS273
40
74LS273是8位数据/地址锁存器。74LS273是一种带清除功能的8D触发器， 1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。
图3 74LS273
4.74LS08P
与门电路，双路14脚封装，四重2输入与门
图4 74LS08P
5、74LS175
74LS175为4 D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
41
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库最终版计算机组成原理课设报告- 复件 - 图文(9)在线全文阅读。
相关推荐：