使用System Generator在Xilinx FPGA内部实现DSP算法(4)

希望对大家有所帮助

低通滤波后信号波形如图：

这样我们的设计仿真部分完成了，从仿真的结果看，基本满足了设计的要求。

3．运行System Generator把设计转化为VHDL语言，并在ISE环境中添加必要的UCF（user constraint file,用户约束文件），对应好FPGA的管脚（前提是在FPGA开发板上有相应的DA芯片），综合，翻译，布线后，生成BIT文件，直接Down到FPGA，在DA的输出端，就可以看到输出的波形了 。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库使用System Generator在Xilinx FPGA内部实现DSP算法(4)在线全文阅读。