FPGA入门教程(3)

1.1.2 时序逻辑电路

时序逻辑电路由时钟的上升沿或下降沿驱动工作，其实真正被时钟沿驱动的是电路中的触发器（Register），也称为寄存器。触发器的工作原理和参数如下图：

下面是两个简单的时序逻辑电路例子：

(1)、时钟分频电路

该时序电路的功能为实现对时钟’clk’的4分频，其中’clk_2’为2分频时钟，’clk_4’为4分频时钟，’enable’为该电路的使能信号。其功能仿真波形如下图所示：

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库FPGA入门教程(3)在线全文阅读。